在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Zynq中AXI4-Lite和AXI-Stream功能介紹

454398 ? 來源:瓜大三哥 ? 作者:米果不回來 ? 2020-09-27 11:33 ? 次閱讀

Zynq中AXI4-Lite功能

AXI4-Lite接口是AXI4的子集,專用于和元器件內(nèi)的控制寄存器進行通信。AXI-Lite允許構(gòu)建簡單的元件接口。這個接口規(guī)模較小,對設計和驗證方面的要求更少。AXI4-Lite接口的特性如下:

1) 突發(fā)長度為1。

2) 所有訪問數(shù)據(jù)的寬度和數(shù)據(jù)總線寬度相同。

3) 支持數(shù)據(jù)總線寬度為32位或64位。

4) 所有的訪問相當于AWCACHE和ARCACHE等于b0000(非緩沖和非緩存)。

5) 不支持互斥性操作。

Zynq中AXI-Stream功能

AXI-Stream協(xié)議作為一個標準接口,用于連接數(shù)據(jù)交換元件。接口將產(chǎn)生數(shù)據(jù)的一個主設備和接收數(shù)據(jù)的一個從設備連接。當很多元件和從元件連接時,也能使用該協(xié)議。協(xié)議支持使用具有相同設置共享總線的多個數(shù)據(jù)流。該協(xié)議允許建立一個互聯(lián)結(jié)構(gòu)。

接口描述如下:

TVALID和TREADY握手信號用來確定跨接口數(shù)據(jù)的時間。雙向的流控制機制使得主設備和從設備能夠控制跨接口所發(fā)送的數(shù)據(jù)和控制信息的速度

一個主設備不允許在確認TVALID前,等待確認TREADY。一旦確認TVALID,必須一致保持這個狀態(tài),知道產(chǎn)生握手信號。

在確認相應的TREADY信號前,一個從設備允許等待確認TVALID。

如果從設備確認了TREADY,在TVALID信號確認前,允許不確認TREADY。

1. TVALID在TREADY前的握手信號

上圖給出了TVALID在TREADY前的握手信號,從圖中可以看出,主設備給出數(shù)據(jù)和控制信號,并且確認TVALID信號為高。一旦主設備確認了VALID,來自主設備的數(shù)據(jù)或從設備控制信息保持不變。這種狀態(tài)一直保持到從設備驅(qū)動TREADY信號為高位置,它用來表示從設備可以接收數(shù)據(jù)和控制信號。在這種情況下,一旦從設備確認TREADY為高,則開始進行傳輸。

2. TREAD在TVALID之前的握手信號

上圖給出了TREADY在TVALID前的握手信號,從圖中可以看出,在數(shù)據(jù)和控制信息有效前,從設備驅(qū)動TREADY信號為高。這表示,從設備可以在一個ACLK周期內(nèi)接收數(shù)據(jù)和控制信息。在這種情況下,一旦主機確認TVALID信號為高,則開始傳輸。

3. TVALID和TREADY握手

上圖給出了TVALID和TREADY握手的圖,在ACLK一個周期內(nèi),主設備確認TVALID為高,從設備確認TREADY為高,則開始傳輸。

本文轉(zhuǎn)自: 瓜大三哥,作者:米果不回來

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    609

    瀏覽量

    47181
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    127

    瀏覽量

    16631
  • AXI4
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    8891
  • 控制寄存器
    +關(guān)注

    關(guān)注

    0

    文章

    34

    瀏覽量

    11489
收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx zynq AXI總線全面解讀

    ,是面向地址映射的接口,允許最大256輪的數(shù)據(jù)突發(fā)傳輸; (B)AXI4-Lite:(For simple, low-throughput memory-mapped communication )是一個輕量級的地址映射單次傳輸接口,占用很少的邏輯單元。 (C)AXI4-Stre
    的頭像 發(fā)表于 12-04 12:22 ?7146次閱讀
     Xilinx <b class='flag-5'>zynq</b> <b class='flag-5'>AXI</b>總線全面解讀

    請問可以使用AXI-Stream Broadcaster作為AXI開關(guān)嗎?

    我們可以使用AXI-Stream Broadcaster作為AXI開關(guān)嗎?如果可能,我們需要控制切換哪個信號?我想開發(fā)小型應用程序,它涉及廣播AXI流數(shù)據(jù)并將AXI流數(shù)據(jù)切換到特定的從
    發(fā)表于 05-07 09:42

    AXI4-lite端口可以保持未連接狀態(tài)嗎?

    我必須通過AXI4-lite接口配置Jesd204b核心,或者我可以簡單地將AXI4-lite端口保持未連接狀態(tài)(強制接地)?Jesd204核心示例top沒有提供有關(guān)AXI4-Lite端口配置的指導。
    發(fā)表于 05-15 09:30

    AXI-stream數(shù)據(jù)傳輸過程

    。AXI4-Stream的核心思想在于流式處理數(shù)據(jù)?!   D 4?58 AXI-Stream Interface  全局信號  1.ACLK 全局時鐘信號,在上升沿時對信號采樣。所有的輸入信號都通過上升沿采集,所有
    發(fā)表于 01-08 16:52

    如何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口

    在本教程,我們將來聊一聊有關(guān)如何在 Vitis HLS 中使用 AXI4-Lite 接口創(chuàng)建定制 IP 的基礎知識。
    的頭像 發(fā)表于 09-13 10:04 ?6441次閱讀
    如何在Vitis HLS中使用C語言代碼創(chuàng)建<b class='flag-5'>AXI4-Lite</b>接口

    一文詳解ZYNQ的DMA與AXI4總線

    ZYNQ,支持AXI-Lite,AXI4AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,
    的頭像 發(fā)表于 09-24 09:50 ?5309次閱讀
    一文詳解<b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>的DMA與<b class='flag-5'>AXI4</b>總線

    ZYNQDMA與AXI4總線

    和接口的構(gòu)架 在ZYNQ,支持AXI-Lite,AXI4AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,
    的頭像 發(fā)表于 11-02 11:27 ?4339次閱讀
    <b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>DMA與<b class='flag-5'>AXI4</b>總線

    AXI-Stream代碼

    AXI-Stream代碼詳解 AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒有ADDR接口,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時,允許
    的頭像 發(fā)表于 11-05 17:40 ?3554次閱讀
    <b class='flag-5'>AXI-Stream</b>代碼

    關(guān)于AXI4-Stream協(xié)議總結(jié)分享

    XI4-StreamAXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba
    的頭像 發(fā)表于 06-23 10:08 ?2314次閱讀

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意思去理解
    的頭像 發(fā)表于 07-04 09:40 ?8601次閱讀

    如何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口

    您是否想創(chuàng)建自己帶有 AXI4-Lite 接口的 IP 卻感覺無從著手?本文將為您講解有關(guān)如何在 Vitis HLS 中使用 C 語言代碼創(chuàng)建 AXI4-Lite 接口的基礎知識。
    的頭像 發(fā)表于 07-08 09:40 ?1827次閱讀

    使用AXI4-Lite將Vitis HLS創(chuàng)建的IP連接到PS

    AXI 基礎第 6 講 - Vitis HLS AXI4-Lite 簡介,使用 C 語言在 HLS 創(chuàng)建包含
    發(fā)表于 08-02 09:43 ?833次閱讀
    使用<b class='flag-5'>AXI4-Lite</b>將Vitis HLS創(chuàng)建的IP連接到PS

    Xilinx FPGA AXI4總線(一)介紹AXI4】【AXI4-Lite】【AXI-Stream

    從 FPGA 應用角度看看 AMBA 總線AXI4 總線。
    發(fā)表于 06-21 15:21 ?2285次閱讀
    Xilinx FPGA <b class='flag-5'>AXI4</b>總線(一)<b class='flag-5'>介紹</b>【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4-Lite</b>】【<b class='flag-5'>AXI-Stream</b>】

    自定義AXI-Lite接口的IP及源碼分析

    在 Vivado 自定義 AXI4-Lite 接口的 IP,實現(xiàn)一個簡單的 LED 控制功能,并將其掛載到 AXI Interconnect 總線互聯(lián)結(jié)構(gòu)上,通過
    發(fā)表于 06-25 16:31 ?3353次閱讀
    自定義<b class='flag-5'>AXI-Lite</b>接口的IP及源碼分析

    AXI傳輸數(shù)據(jù)的過程

    AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP核,經(jīng)常見到
    的頭像 發(fā)表于 10-31 15:37 ?1145次閱讀
    <b class='flag-5'>AXI</b>傳輸數(shù)據(jù)的過程
    主站蜘蛛池模板: 激情综合婷婷| 永久视频免费| 天堂网中文在线| 久久免费国产视频| 天天操天天干天天做| 一二三区视频| 日本免费大黄在线观看| 午夜影视在线观看| 中文字幕一区在线播放| 色婷婷六月丁香在线观看| 丁香月婷婷| 三级欧美在线| 四虎国产精品免费久久影院| 丁香婷婷网| 日本高清在线3344www| 四虎免费影院在线播放| 97综合视频| 亚洲区| 亚洲国产精品综合久久久| 久久99精品久久久久久野外| 免费看久久| 亚洲天堂亚洲天堂| 欧美一级乱理片免费观看| 成人sese| 911色_911色sss在线观看| 日本电影在线观看黄| 手机看片中文字幕| 99热成人精品热久久669| 色综合88| 2019天天干夜夜操| 婷婷天堂| 天天综合网在线| 精品国产自在在线在线观看 | 免费四虎永久在线精品| 欧美在线bdsm调教一区| 亚洲大尺度视频| 夜夜爽66| 伊人狠狠丁香婷婷综合色| www.在线| yy肉戏多纯黄的小说| 成人欧美一区二区三区视频不卡 |