電機驅動Motor drive 是組裝在膠片式照相機內的微型電機或彈簧及其附件的總稱，借助微型電機自動地卷取膠片，大多是指 35 毫米單鏡頭反光相機所用的。

01 供電電路原理

供電部分原理圖如圖 1-1 所示：

圖 1-1

從圖 1-1 中可知道供電有+5V、+3.3V、+1.5V 三種，其中每個電源均有 0.1μF 的旁路電容，將電源中的高頻串擾旁路到地，防止高頻信號通過電源串擾到其它模塊中。同時還能將電源本身的工頻干擾濾除。

值得注意的是：在布線的時候，經退藕電容退藕后的電源輸出點應該盡量緊靠芯片的電源引腳進行供電，過長的引線有可能重新變成干擾接收天線，導致退藕效果消失。如果無法讓每個退藕后的電源輸出點均緊靠芯片的電源引腳，那么可以采用分別退藕的方法，即分別盡量緊靠每個芯片的電源引腳點接入退藕電容進行退藕，這也解釋了為什么圖 1-1 的 3.3V 電源有兩個退藕輸出點。

02、電機驅動電路原理

電機驅動電路原理如圖 2-1 所示：

圖 2-1

圖 2-1 中 Header 4X2 為 4 排 2 列插針，FM0~3 為FPGA芯片 I/O 輸出口，加入的插針給予一個可動的機制，在需要使用時才用跳線帽進行相連，提高 I/O 口的使用效率。RES5 是五端口排阻，內部集成了 4 個等阻值且一端公共連接的電阻，PIN 1 是公共端，PIN2~5 為排阻的輸出端，排阻原理圖如圖 2-2 所示：

圖 2-2

該排阻公共端接電源，即上拉電阻形式，作用是增強FPGA芯片 I/O 口（以下簡稱 I/O 口）的驅動能力，實際上就是增加 I/O 輸出高電平時輸出電流的大小。當 I/O 輸出高電平時，+5V 電源經排阻與 IN1~4 相連，相當于為 I/O 提供一個額外的電流輸出源，從而提高驅動能力。當 I/O 輸出低電平時，可將 I/O 近似看做接地，而 IN1~4 因與 I/O 由導線直接相連，因此直接接受了 I/O 的低電平輸出信號。此時，+5V 電源經排阻 R、I/O 內部電路（電阻近似為零）后接地，因此該路的電流不能大于 I/O 的拉電流（Ii）最大值，有公式 2-1：

由公式 2-2 可以得出排阻的取值范圍。

該上拉電阻除了提高驅動能力外，還有一個作用，就是進行電平轉換。經查，ULN2003 的接口邏輯為：5V-TTL, 5V-CMOS 邏輯。而在 3.3V 供電的情況下，I/O 口可以提供 3.3V-LVTTL，3.3V-LVCMOS，3.3V-PCI 和 SSTL-3 接口邏輯電平。因此，需要外接 5V 的上拉電阻將 I/O 電平規格變成 5V 電平邏輯。

芯片 ULN2003 內部集成 7 組達林頓管，專門用于提高驅動電流，芯片引腳間邏輯如圖 2-3 所示：

圖 2-3

圖 2-4

由于 I/O 電流遠遠不足以驅動電機，因此需要外接該芯片驅動電機，ULN2003 內部集成的達林頓管電路如圖 2-4 所示。達林頓管的形式具有將弱點信號轉化成強電信號的特點，I/O 電平邏輯從 PIN IN 輸入，通過達林頓管控制 PIN 9(COMMON)端輸入的強電信號按照 I/O 信號規律變化。值得注意的是：ULN2003 輸出邏輯將與輸入邏輯相反，編程時應該注意該特點。

RES6 是六端口排阻，內部集成了 5 個等阻值且一端公共連接的電阻，PIN 1 是公共端，PIN2~6 為排阻的輸出端，原理圖與接法說明可參考上述圖 2-2，排阻取值范圍計算參見公式 2-2，此處不再贅述。值得注意的是：RES6 的 PIN 1 與 PIN 2 相連，是因為多出了一個不使用的電阻，為了避免 PIN 2 懸空，因此將 PIN 2 與 PIN 1（公共端）相連，即 PIN 2 對應的電阻被短路，從而既避免的懸空的引腳，又能使該電阻失效。

03 電機指示燈電路原理

電機指示燈電路如圖 3-1 所示：

圖 3-1

電機部分指示燈用于指示各路信號的邏輯電平狀態，其中 R106~109 為限流電阻，防止發光二極管因電流過大燒毀。值得注意的是：該指示燈的發光二極管接成共陽極，由 M0~3 信號端口產生低電平點亮對應的二極管，而 ULN2003 的 OUT 與 IN 邏輯電平相反，因此對于 I/O 口 FM0~3 來說，輸出高電平就能點亮對應的發光二極管，例如：FM0 輸出高電平，則對應 LD17 點亮，編程時應注意此電路將 I/O 實際邏輯反相了兩次，對應關系為 I/O 口輸出哪路高電平則對應點亮哪路指示燈。

04 時鐘電路原理

時鐘電路如圖 4-1 所示：

圖 4-1

采用 50Mhz 有源晶振產生時鐘信號，接法采用有源晶振的典型接法：PIN 1 懸空，PIN 2 接地，PIN 3 輸出時鐘信號，PIN 4 接電源。由于FPGA的 I/O 供電為 3.3V，而時鐘電路產生的時鐘信號要由 I/O 口接收，因此時鐘信號最大值不能超過 3.3V，故時鐘電路電源采用 3.3V 供電。

05FPGA 部分電路原理

FPGA 部分電路原理圖如圖 5-1 所示：

圖 5-1

Header 18X2 為 18 排 2 列排陣，兩組排陣分別與 PIN 口、3.3V 電源、數字地相連，提供了可動的機制，使得 PIN 口可根據需要用排線與目標相連，達到信號傳輸的目的。而 3.3V 電源以及數字地針口則可以根據需要，用排線為目標提供邏輯高電平或邏輯低電平。

U21D 為 FPGA 芯片的時鐘信號接收部分，通過網絡標號“CLK0~3”與對應的時鐘信號端口相連。

U21C 為 FPGA 芯片的供電及接地部分，含有“GND”字樣的是“地”端口，與數字地相連，VCCIO1~4 為 I/O 口供電端口，采用 3.3V 電源供電，通過網絡標號“+3.3V”與 3.3V 電源端口相連。VCCA_PLL1、VCCA_PLL2、VCCINT 為內部運算器和輸入緩沖區的供電端口，采用 1.5V 電源供電，通過網絡標號“+1.5V”與 1.5V 電源端口相連。

U21B 為 JTAG 與 AS 下載部分，TMS、TCK、TD1、TD0 分別為 JATAG 下載方式的模式選擇端、時鐘信號端、數據輸入端、數據輸出端。DATA0 為 AS 下載的數據端口，MSEL0、MSEL1、nCE、nCEO、CONF_ DONE、nCONFIG、nSTATUS 端口按照典型接法相連。值得注意的是：無論 AS 還是 JTAG 都是通過 JTAG 標準通訊，AS 下載一般是下載 POF 到 PROM（flash）里，重新上電仍然可以加載，JTAG 下載是通過 JTAG 口將 sof 文件直接下載到 FPGA 內，一般是臨時調試用的，掉電就丟失了。

U22 是電可擦除 ROM，用于存放 AS 下載后的數據，使得 FPGA 的程序段掉電也能得以保存，DATA 端是數據讀取端，用于讀取 ROM 內數據。DCLK 為時鐘端口，用于接收時鐘信號進行同步傳輸。nCS 是片選端口，用于接收片選信號表示對該芯片進行通訊。ASDI 為 AS 下載數據輸入端，用于接收 AS 下載數據。VCC 與 GND 分別為電源端口與地端口，分別接 3.3V 與數字地。
編輯：hfy