作者：材哥，玩兒轉FPGA

前言
vivado和ISE的使用差別很大，Vivado是專門針對7系列和以后系列的FPGA/AP SOC進行高效設計的工具，特別是最近提出的UltraFast設計方法，能夠極大地提高開發效率。ISE在支持老版本器件的基礎上，目前也支持7系列/ZYNQ的設計，但是效率不能和Vivado相比。關于vivado的基本使用這里不多說，主要把一些問題點整理成“錯題集”，把一些小技巧進行歸納。

清理/壓縮工程
實際使用vivado的過程中，由于vivado會自動產生一系列文件，有些是不必要時刻保存的中間文件，有些是加快效率的文件（比如編譯IP核后產生的文件）。但是在上傳svn或者自己做備份的時候希望備份占用盡量少的空間。然而由于vivado不會自動清理，所以這時候就需要我們做手動清理了，很多人采用的方法是根據經驗刪除沒用的文件和文件夾，這種對于不熟悉的人很容易犯下不可挽回的錯誤。也有人寫好了批處理文件可以直接幫助刪除的，但是這都不太適合初學者。其實vivado是有tcl命令可以幫助清理的。

reset_project
reset_project是vivado一個tcl命令，輸入后會發現所有的IP全部清掉了編譯后的文件，工程的綜合和實現也被清理掉了，所以會減少空間，下面我們用一個簡單的工程來對比下前后會少多少。

下圖為某工程運行完成之后占用的資源，占用了176M。

對工程運行reset_project命令后如下圖所示，資源占用105M，直接減少72M，也就是減少了40%！這個壓縮量還是比較可觀的。

復位后的影響

復位后是什么效果呢？可以看下圖，其實復位就是把里面的綜合和實現清空，包括ooc下面的IP核等都清掉，這樣就只保留了最必要的文件，從而壓縮了占用 空間。但是這樣也帶來一個問題，如果要重新產生一個可用的版本，需要的時間會更長，這個操作實際上也就是用空間換取了時間，所以大家使用前要衡量下，不要隨便用，比較工程大了跑一次可能一天就沒了。

編輯：hfy