近日，IEEE國際可靠性物理會議（IEEE International Reliability Physics Symposium, IRPS）公布了2020年的獲獎論文。浙江大學信息與電子工程學院趙毅教授團隊發表的關于超小尺寸FinFET器件自熱效應的研究榮獲最佳論文獎(Best Paper Award)，這是來自中國的研究成果首次獲此榮譽。那么接下來請隨小編一起看看他們做的研究吧!

研究背景

為了進一步縮小電子器件尺寸，半導體產業界自22nm起引入三維立體結構的鰭式場效應晶體管（FinFET）制造邏輯開關器件。不同于傳統平面硅基器件所具備的良好的導熱性能，這一特殊結構會使晶體管工作時，溝道電流產生的熱量不斷積累，器件工作溫度升高，從而導致器件性能退化。在FinFET應用之初，自熱效應就已被認為是未來的10 nm、7nm和5 nm這些技術節點下的關鍵難點。而如今， FinFET已在高性能、低功耗的邏輯器件制造中有著廣泛的應用，但嚴重的自熱效應仍是影響器件穩定性和可靠性的重要因素，隨著技術節點持續縮進，晶體管結構中的側限和聲子散射開始制約溝道熱量散逸，其引發的溫度上升不僅加快了集成電路的老化與失效，也使讓電路的可靠性測試變得復雜。

近日，IEEE國際可靠性物理會議公布了2020年的獲獎論文，浙江大學信息與電子工程學院趙毅教授團隊在FinFET自熱效應方面的研究成果論文“In-Situ Monitoring of Self-Heating Effect in Aggressively Scaled FinFETs and Its Quantitative Impact on Hot Carrier Degradation Under Dynamic Circuit Operation” 榮獲最佳論文獎(Best Paper Award)，該論文第一作者為課題組研究生博士研究生曲益明，通訊作者為趙毅教授。這也是來自中國的研究成果首次獲此榮譽。

基本特性

趙毅教授團隊曾于2017年IEEE國際電子器件會議IEDM上發表了團隊自主開發的電學特性表征系統，并在此基礎上運用皮秒級脈沖電流-電壓掃描技術，成功捕捉了晶體管產熱和散熱的過程中漏極電流的變化，并評估了自熱效應對電路中晶體管器件的熱載流子注入效應的影響。

趙毅教授團隊基于上述成果深度開發了超快速亞納秒測試系統，國際上首次對動態電路下先進FinFET器件的自熱效應進行了原位監測，將所提取的瞬態溫度應用到了器件可靠性退化行為的評估與模型建立中。

研究模型

本次研究中將多鰭SOI FinFET器件作為測試模型。在有著200nm厚度SiO2層的晶圓上制造22nm柵長的FinFET晶體管，HfO2基柵介質的等效氧化層厚度為0.9nm。為了抑制關-開過程中局部自熱的產生和傳播，采用了脈沖發生器對待測器件的柵極進行脈沖偏置，其上升邊緣僅為20皮秒。

圖(a)多鰭SOI FinFET器件結構示意圖；圖(b)柵極脈沖波形圖；圖(c) 漏電流響應波形；圖(d) SOI FinFET器件中單鰭的溫度分布。

部分測試結果

研究團隊設置1.1V的應力電壓以研究動態電路下的熱載流子注入和偏置溫度不穩定性，相關測試結果見下圖：

偏壓溫度不穩定和熱載流子退化對n型/p型FinFET器件的飽和漏極電流的影響

SOI FinFET與平面硅MOSFET的響應漏極電流

上圖可看出，在施加柵極電壓Vg后，漏電流曲線上出現了一個維持數納秒的平峰（“peak plateau”），這表明從溝道溫度上升的過程需要幾個納秒的時間來完成。因此瞬態溝道溫度和漏極電流的關系可以近似看做Id與周圍環境溫度的關系，見下圖。

組圖為獲得瞬態溫度值的過程示意圖

短冷卻時間和充足冷卻時間下的Vg-Id示意圖

在不同電路速度的 AC 信號下，原位動態監測得到的 FinFET 晶體管溝道溫度變化

應用前景

自熱效應已經成為10納米及更先進集成電路節點中最為嚴重和最受關注的可靠性問題，趙毅教授團隊的此項研究成果不僅對于器件研發有重要意義，也為電路設計者在設計電路時鐘和器件布局時提供了參考。小編也很期望看到本項成果能在未來先進集成電路制造工藝中得到應用，以提升電子器件的良率與可靠性，降低集成電路產品的生產成本，并延長其壽命。

原文標題：科研前線 |浙大趙毅團隊關于超小尺寸FinFET器件自熱效應研究論文首獲IEEE IRPS 2020最佳論文殊榮

文章出處：【微信公眾號：芯片揭秘】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq