碳化硅（SiC）MOSFET的快速開關速度，高額定電壓和低RDSon使其對于不斷尋求在提高效率和功率密度的同時保持系統(tǒng)簡單性的電源設計人員具有很高的吸引力。

但是，由于它們的快速開關速度會產(chǎn)生高振鈴持續(xù)時間的高漏源電壓（VDS）尖峰，因此會引入EMI，尤其是在高電流水平下。

了解VDS尖峰和振鈴

寄生電感是SiC MOSFET VDS尖峰和振鈴的主要原因。查看關斷波形（圖1），柵極-源極電壓（VGS）為18V至0V。關斷的漏極電流為50A，VDS為800V。SiC MOSFET的快速開關速度會導致高VDS尖峰和較長的振鈴時間。這種尖峰會降低設備的設計裕量，以應對閃電條件或負載的突然變化，并且較長的振鈴時間會引入EMI。在高電流水平下，此事件更加明顯。

圖1 VDS尖峰和關斷時通過SiC MOSFET產(chǎn)生的振鈴（1200V 40mOhm）

常見的EMI去除技術

抑制EMI的常規(guī)方法是降低通過器件的電流速率（dI / dt），這是通過使用高柵極電阻（RG）來實現(xiàn)的。但是，較高的RG會顯著增加開關損耗，從而損失效率。

抑制EMI的另一種方法是降低電源環(huán)路的雜散電感。但是，要實現(xiàn)這一點，PCB的布局需要更小的電感。但是，最大程度地減小電源環(huán)路是有限的，并且必須遵守最小間距和間隙安全規(guī)定。使用較小的封裝也會影響熱性能。

濾波器設計可用于幫助滿足EMI要求并減輕系統(tǒng)權衡。控制技術（例如，頻率抖動）還可以降低電源的EMI噪聲。

使用RC緩沖器

使用簡單的RC緩沖器是一種更有效的方法。它可控制VDS尖峰并以更高的效率和可忽略的關閉延遲來縮短振鈴時間。借助更快的dv/dt和額外的電容器，緩沖電路具有更高的位移電流，從而降低了關斷過渡時的ID和VDS重疊。

雙脈沖測試（DPT）證明了RC緩沖器的有效性。它是帶有感性負載的半橋。橋的高邊和低邊都使用相同的器件，在低邊測量了VGS，VDS和ID（圖2）。電流互感器（CT）同時測量設備和緩沖電流。因此，測得的總開關損耗包括器件損耗和緩沖損耗。

圖2.半橋配置（頂部和底部使用相同的設備）

RC緩沖器只是一個200pF電容器和一個10Ω電阻器，串聯(lián)在SiC MOSFET的漏極和源極之間。

圖3：RC緩沖器（左）比高RG（右）更有效地控制關斷EMI

在圖3中，比較了圖1中相同設備的關閉狀態(tài)。左波形使用具有低RG（關）的RC緩沖器，而右波形具有高RG（關）且無緩沖器。兩種方法都限制了關斷峰值尖峰漏極——源極電壓VDS。但是，通過將振鈴時間減少到僅33ns，緩沖電路更加有效，并且延遲時間也更短。

圖4.比較顯示，使用RC緩沖器在開啟時影響很小

圖4比較了帶有RC緩沖器（左）和不帶有RC緩沖器的5ΩRG（開）下的波形。 RC緩沖器的導通波形具有稍高的反向恢復峰值電流（Irr），但沒有其他明顯的差異。

RC緩沖器比高RG（關）更有效地控制VDS尖峰和振鈴持續(xù)時間，但這會影響效率嗎？

圖5.緩沖器和高RG（off）之間的開關損耗（Eoff，Eon）比較

在48A時，高RG（關）的關斷開關損耗是低RG（關）的緩沖器的兩倍多，幾乎與不使用緩沖器的開關損耗相當。因此，可以得出這樣的結論：緩沖器效率更高，可以更快地切換和控制VDS尖峰并更有效地振鈴。從導通開關損耗來看，緩沖器只會稍微增加Eon。

圖6.緩沖器與高RG（關閉）的總開關損耗（Etotal）的比較

為了更好地理解整體效率，將Eoff和Eon一起添加了Etotal（圖6）。全速切換時，緩沖器在18A以上時效率更高。對于以40A / 40kHz開關的40mΩ器件，使用RC緩沖器的高和低RG（關）之間的損耗差為11W。總之，與使用高RG（關）相比，緩沖器是一種將EMI和開關損耗降至最低的更簡單，更有效的方法。

隨著第四代SiC器件進入市場，這種簡單的解決方案將繼續(xù)使工程師進行設計以獲得最佳效率。

編輯：hfy