來源：電源網編譯

總部位于諾丁漢的無晶圓廠芯片初創企業“Search For The Next”(SFN)聲稱，只有8個光刻掩?？梢灾圃斐龅凸牡淖远x邏輯芯片，而CMOS需要20多個掩模。

公司首席執行官David Summerland表示，這樣就減少了生產前置時間——到2020年12月的目標是兩周。

他還表示，僅使用這八層，就可以包括電源和模擬元件。

整個方案的關鍵是Bizen，它是一種新穎的晶體管-本質上是一種pnp器件，其基極通過量子隧道結驅動，并且包括第二個隧道結以內部自偏置晶體管-稍后將進一步介紹該技術。 Summerland說，這是從硅開始的，但是能夠遷移到氮化鎵和其他化合物半導體。

Silicon Bizen不僅是一項理論研究：Search For The Next與已建立的基于Glenrothes的芯片制造商Semefab合作，該公司已經在運行Bitzen晶片。

兩家公司共同致力于在明年第二季度向潛在客戶提供技術演示器樣品芯片。

根據Summerland的說法，要創建VHDL，將有一個免費的Cadence流程設計套件（PDK）和標準庫，使Bizen“比CMOS的生產速度快80-90％”。

Bizen晶體管

SFN的晶體管具有類似pnp的結構，但基極有所不同。

Summerland說：“這是一種雙極機制，而不是像MOSFET那樣的單極機制?！薄澳粫馚JT那樣直接與基座接觸，它也不會像MOSFET那樣被氧化物隔離。取而代之的是到基阱的隧道結，其中摻雜很重且交界突然。結果就是Bizen-雙極穩壓管-保留了傳統雙極處理的優點，但通過使用齊納量子隧道力學消除了缺點。

根據SNF的說法，雖然可以將名稱“收集器”和“發射極”用于兩個非隧道（“基極”）電極，但該設備是對稱的-可以在不更改功能的情況下交換這兩個端子，因此它具有選擇將它們命名為“陽極1”和“陽極2”。

第二個隧道結使設備偏置，以便在隧道端子開路時“接通”（但不飽和）。 根據Summerland的說法，雖然這表示在操作過程中有連續的電流流到地面，但隧道電流通常僅為2-5nA，他補充說，可以通過包括一個可以斷開偏置隧道連接的單一結構來引入低功耗“睡眠”模式。負軌上有許多（也許是一千個）雙結晶體管的結?！?/p>

Bizen三項輸入NOR門-這是電流而非電壓邏輯。將任何輸入連接到正軌以停止陽極之間的導通。

在這種開路條件下，隧道電極將以200-300mV的電壓浮在最正的陽極下方，并且該器件可以在其陽極之間通過20-30nA的電流，在這些陽極之間的壓降可低至幾毫伏。

這使一個Bizen晶體管能夠將隨后的Bizen晶體管的大致10個隧道結上拉至正軌的毫伏以內-要使用TTL說法，它的扇出度約為0。

當設備的隧道連接被拉到正極時，其兩個陽極之間的電流路徑將關閉，隨后設備的隧道端子不會被驅動-它們會懸空。

因此，使用Bizen晶體管構建的任何邏輯都是基于電流的邏輯，而不是基于電壓的邏輯，并且不需要占用空間的電阻器或偏置隧道結以外的額外電流吸收器。

根據Summerland的說法，可以使用Bizen晶體管實現任何任意邏輯功能，并且只需要四個工藝光刻掩模（而不是整個工藝的八個掩模）即可實現僅邏輯芯片，因為可以在晶體管內部建立晶體管到晶體管的連接。四層–無需金屬層。如上所述，正在準備設計工具。“如果我們使用ARM或x86 [處理器]，我們將使用幾個金屬層進行路由，”Summerland說。

上邊（黃色）是Bizen D型主從觸發器，在該1μm工藝示例中，僅需八個晶體管，并占45 x37μm。不需要金屬層。在相同尺寸的工藝上，根據Summerland的CMOS版本（左，綠色），將需要28-35個晶體管，并占用112 x37μm（金屬觸點為2.5μm，89 x30μm金屬觸點窗口為縮小（1.3μm）為1μm。 這是一個相對粗糙的過程：“從理論上講，我們可以擴展Bizen過程，目前正在研究證明這一點，”他補充說。

那耗電量呢?那些靜止的鈉會增加。

是的，同意Summerland，但是Bizen的動態功率要小得多，因為它沒有與cmos相關的所有浪費功率的MOSFET柵電容。

功率晶體管

據SFN稱，八層工藝還可以容納高達650V的NPN功率晶體管和這些晶體管的基極驅動器。

根據Semefab首席執行官艾倫·詹姆斯（Allen James）的說法，Bizen實際上是出于為雙極芯片加香料的需要而發展的：

Semefab與SFN合作，探索在降低智能電源IC工藝復雜性的同時保持對芯片進行編程的能力的方法。早期建議被拒絕，因為它們不能滿足所需的低口罩數量目標。最終，SFN提出了使用微型反向偏置的齊納二極管結構的量子隧道效應的想法。結果表明，經過仔細建模，可以將常規橫向和縱向雙極結構的集成設計為結合Bizen，而不會造成額外的過程復雜性。最初我很懷疑，但是我接受了這個概念并看到了早期的結果，它的確打動了許多顛覆行業的盒子。盡管CMOS容易發生閂鎖和ESD，但這并不是一個問題，而是CMOS有缺陷。CMOS低功耗，已經通過了時間的考驗并且通?？煽?。但是，它很復雜，并且與電源集成時更是如此。復雜性意味著更長的交貨時間和更高的成本。

但是雙極功率晶體管不是有損耗的嗎？

不，Summerland認為，功率MOSFET只不過是它們，而且它們也不必變慢。MOSFET跨導基于漏極電流的平方根。他說，BJT跨導與集電極電流成正比，而跨導與速度有關，除非MOSFET的寬度比長度長得多。我們相信，Bizen電源IC的開關速度將與IGBT的MOSFET一樣快。”

工藝設計套件（PDK）包括1A和10A功率晶體管。

模擬計算

SFN的最后一招是Bizen模擬模塊–運算放大器和比較器（在PDK中），甚至是模擬計算模塊，例如分頻器-模擬計算模塊在某些情況下避免使用邏輯-從而避免使用相關的ADC和DAC應用程序。如果采用邏輯，Summerland采用粗細結構，可以預測1μW1μs的模擬除法，而不是大約20條指令和大約100條指令周期。這種模擬處理功能被稱為“即時處理單元” IPU。

溫度范圍

SFN預測使用Bizen晶體管的芯片以及與Semefab合作開發的相關工藝將在-40至+ 85°C的溫度范圍內運行，盡管詳細數據需要運行更多的晶圓。Summerland說：“我們處于'技術準備水平'5級”。

隧穿電流受溫度影響，但該公司將平衡工藝參數和預期的工作電壓（范圍為5V至3V，并且在不同的摻雜下可能更低），以達到雪崩和齊納特性交叉以最小化溫度的目的系數。

Semefab的James告訴《電子周刊》：“溫度系數將與二極管的暗電流泄漏相距100萬英里，二極管每7°C就會增加一倍。”這促使Summerland補充說：“這要小幾個數量級，這就是為什么 我們選擇隧道電流而不是漏電流?！?/p>

關于準備情況，詹姆斯說，他的公司現在正在驗證PDK，并預測明年第二季度的Bizen邏輯，“運放和比較器的集成可能會收斂到相同的時間范圍。我們已經完成了垂直功率晶體管，盡管我們還沒有達到650V?！?/p>

他強調說，他的公司能夠將Bizen芯片設計轉變為硅的速度有多快。“該過程不是火箭科學：它使用標準擴散和標準晶圓廠模塊。沒有什么深奧的。在特征尺寸為1μm的情況下，我們甚至不必考慮晶圓平面化-該技術對輪廓感到滿意。我們可以在兩到三個星期內完成運行。”

詹姆斯補充說：“在Bizen成為商業現實之前，還有一段路要走，我們仍在學習，但是Semefab和SFN一直在努力工作?！?/p>

技術示范

明年第二季度，將向潛在采用該工藝的技術人員提供技術演示。

SFN對此沒有多說，只是說它將結合Bizen邏輯，模擬IPU和電源。

Summerland告訴《電子周刊》，它可能有一個800 x800μm的管芯，中間有一個300 x300μmIPU，被包括垂直電源npn在內的功能所包圍。

他說，它可能采用類似于TO-92塑料外殼的材料，甚至可能只有三個連接，堅決拒絕透露其預期功能。

本文來源electronicsweekly，電源網編譯。

審核編輯 黃昊宇