生活環境周圍信號萬萬千，對于一個嵌入式 er。我們利用技術去了解世界、改變世界。而一個產品要與外界物理環境打交道，一個至關重要的觸角就是采樣真實模擬世界的信號，翻譯成芯片可理解的數字信號，進而實現很多為人服務的應用產品。那么提到采樣，ADC 技術你繞不開，今天總結分享一下 ADC 的點點滴滴。

啥是 ADC

在現代電子工業技術中，模數轉換器(ADC, A/D，或 A-to-D)是一種將模擬信號轉換成數字信號的系統。ADC 還可以提供隔離的測量，例如將輸入模擬電壓或電流轉換為表示電壓或電流大小的數字的電子設備。通常情況下，數字輸出是一個與輸入成比例的二進制補碼，但也有其他的可能性。舉些栗子：

KTV 中麥克風將你唱歌的聲音轉成數字音頻信號，經由信號處理，功放再播放出來

數碼相機將物體表面反射的光線轉換為數字信號，從而成像

疫情期間必用物資額溫槍，將人體紅外輻射經由光電轉換成電壓，最終轉換為數字信號進行溫度顯示

....... 舉不勝舉。

ADC 將連續時間和連續幅度的模擬信號轉換為離散時間和離散幅度的數字信號。轉換涉及輸入的量化，因此必然會引入少量的誤差或噪聲。此外，ADC 不會連續執行轉換，而是定期進行轉換，對輸入進行采樣，從而限制了輸入信號的允許帶寬。

ADC 的性能主要由其帶寬和信噪比（SNR）來表征。

ADC 帶寬(Band width)：ADC 的帶寬主要由其采樣率來表征。

ADC 的 SNR：SNR(signal noise ratio)是指信噪比，受許多因素影響，包括分辨率，線性度和準確性（量化級別與真實模擬信號的匹配程度），混疊和抖動。ADC 的 SNR 通常以其有效位數（ effective number of bits：ENOB），它返回的每個度量的位數平均來表示，而不是噪聲。理想的 ADC 的 ENOB 等于其分辨率。

故，選擇 ADC 以匹配待數字化信號的帶寬和所需的 SNR。如果 ADC 的采樣率大于信號帶寬的兩倍，那么根據 Nyquist–Shannon 采樣定理，就可以實現完美的重構。量化誤差的存在甚至限制了理想 ADC 的 SNR。但是，如果 ADC 的 SNR 超過輸入信號的 SNR，則其影響可能會被忽略，從而導致模擬輸入信號的本質上是完美的數字表示。

非線性度

實際使用的 ADC 除了上面說的量化誤差外，還具有更多的誤差源：

差分非線性誤差 DNL(Differential Non-Linearity):當 ADC 輸出在應該改變的時候沒有改變，就會出現 DNL 誤差。例如，假設給定輸入的當前輸出代碼是 01101100，并且輸入值增加了半步量化。代碼應該是 01101100 + 1 位，或者 01101101。當輸入電壓低于當前輸入電壓時，也會發生相反的情況。此時由于種種原因，這種情況可能不會發生。在本例中，ADC 的誤差為±1 位 DNL。

積分非線性誤差 INL(Integral Non-Linearity)：如果量化水平在整個輸入范圍內分布不均勻，就會出現 INL 誤差。例如，某 ADC 具有 12 位(4096 個計數)分辨率和 4.096V 的參考電壓。每個比特數正好表示輸入電壓變化的 1.000mV，因此，輸入電壓為 4096 mV，輸出電壓為 1111 1111 1111，即 0xFFF。對于某些 adc，輸入 4095mV，甚至 4094mV，仍然會得到 0xFFF 的數字輸出。實際情況是，在整個輸入范圍內，1 位的值發生了非常微小的變化，比如 1.001mV 或 0.999mV。積累的誤差會導致一個或兩個比特精度的全量程誤差。

在為特定應用指定 ADC 時必須考慮這些因素。

所有 ADC 都存在由其物理缺陷引起的非線性誤差，導致其輸出偏離其輸入的線性函數(或其他函數，在故意使用非線性 ADC 的情況下)。這些誤差有時可以通過校準來減輕，或通過測試來避免。所謂校準，比如可以通過量點線性校準，假定 y 為 ADC 數值，x 為輸入模擬電壓:

應用實施策略:將上述 k/b，利用兩個點進行校準，將校準數據 k/b 存儲在非易失存儲器中。補充說一下：工程實踐中需要校準的原因還因為選取的外圍電阻、電容器件都有誤差，所以這也是另一個需要標定的重要原因。

采樣率

模擬信號在時間上是連續的，因此有必要將其轉換為數字序列，這是數字信號處理的基礎。因此，需要定義從模擬信號中采樣數字序列的速率。該速率稱為轉換器的采樣率或采樣頻率。可以采樣連續變化的帶限信號，然后可以通過重構濾波器從離散時間值中再現原始信號。奈奎斯特 - 香農采樣定理表明，只有當采樣率高于信號最高頻率的兩倍時，才可以忠實再現原始信號。個人在使用時，一般會選 4 倍以上。

由于實際的 ADC 不能進行瞬時轉換，因此在轉換器執行轉換期間(稱為轉換時間)輸入值必須保持恒定。一個被稱為采樣保持電路——在大多數情況下，它使用一個電容來存儲輸入端的模擬電壓，并使用一個電子開關或柵極來斷開電容與輸入端的連接。許多 ADC 集成電路包括內部的采樣保持電路模塊。

混疊

ADC 通過在不連續時間間隔（離散的含義）內對輸入值進行采樣來工作。假設以高于奈奎斯特速率的頻率對輸入進行采樣（定義為有用信號頻率的兩倍），則可以重構信號中的所有頻率。如果對高于奈奎斯特速率一半的頻率進行采樣，則會將它們錯誤地檢測為較低頻率，這一過程稱為混疊。之所以會出現混淆，是因為每個周期對函數進行兩次或兩次以下的瞬時采樣會導致丟失周期，從而出現頻率錯誤地降低的情況。例如，以 1.5 kHz 采樣的 2 kHz 正弦波將重構為 500 Hz 正弦波。

為了避免混疊，ADC 的輸入必須經過硬件低通濾波，最簡單的實現形式為一階無源 RC 濾波網絡，以去除采樣率一半以上的頻率。這種濾波器被稱為抗混疊濾波器，它對于實際的 ADC 系統至關重要，該系統適用于具有更高頻率內容的模擬信號。在需要防止混疊的應用程序中，可以使用過采樣來大大減少甚至消除混疊。

例如：六種不同采樣速率采集的數字序列重建的 4 種波形。其中兩種波形在采樣率足夠情況下未出現混疊。另外兩個說明了在較低速率下會失真（混疊增加）。

過采樣

為了經濟起見，通常以所需的最小速率對信號進行采樣，結果是引入的量化誤差是 白噪聲在轉換器整個通帶上的擴散。如果以遠高于奈奎斯特速率的速率采樣信號，然后進行數字濾波以將其限制為信號帶寬，則會產生以下優點：

過采樣可以更輕松地實現模擬抗混疊濾波器

降低的噪聲，尤其是在過采樣之外還采用噪聲整形處理后。

白噪聲長啥樣？

過采樣通常用于音頻 ADC 中，與典型晶體管電路的時鐘速度（> 1 MHz）相比，所需的采樣率（通常為 44.1 或 48 kHz）非常低。在這種情況下，可以以很少的成本或不增加成本就可以大大提高 ADC 的性能。此外，由于任何混疊信號通常也都在頻帶外，因此使用非常低成本的濾波器通常可以完全消除混疊。提高采樣頻率，可以更為真實的重建原始信號，而采樣頻率低些，對于信號的細部則無法準確重建。

總結一下

在單片機、DSP 信號處理系統中，我們免不了要對物理信號進行采樣，需要運用到模數轉換器件，模數轉換器萬萬千，那么要用好 ADC 器件，或者使用單片機、DSP 內置 ADC，了解這些技術指標以及其描述的真實含義，是非常必要的。

審核編輯黃昊宇