在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FIR IP的介紹及仿真

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-10-30 12:29 ? 次閱讀

Xilinx FIR IP的介紹與仿真

1 xilinx fir ip 簡介

1)符合 AXI4-Stream 的接口

2)高性能有限脈沖響應(FIR),多相抽取器,多相內插器,半帶,半帶抽取器和半帶內插器,希爾伯特變換和內插濾波器實現

3)最多支持 256 組系數,處理一組以上時,每組 2 至 2048 個系數。

4)輸入數據高達 49 位精度

5)濾波器系數高達 49 位精度

6)支持多達 1024 個交錯數據通道

7)支持高級交錯數據通道序列

8)通過共享控制邏輯支持多個并行數據通道

9)插值和抽取因子通常最多為 64,單通道濾波器的最大為 1024

10)支持大于時鐘頻率的采樣頻率

11)在線系數重裝能力

12)用戶可選的輸出舍入

13)高效的多列結構,適用于所有過濾器的實現和優化

Fir 公式

常規抽頭延遲線 FIR 濾波器表示

2設計驗證思路

混頻模塊內部包含兩個 dds 模塊,一個產生 2khz sine 波,一個產生 3khz sine 波,然后相乘得到 1khz+6khz 的混頻,然后使用 xilinx FIR IP 設計一個低通濾波器濾掉 6khz,最后只剩 1khz。

3 matlab fdatool 設計低通濾波器

1)打開 fdatool

2)低通濾波器設計

Fs=44100;

Fpass =3000;

Fstop =5000;

Apass = 1;

Astop =120;

3系數量化

4)matlab 導出.coe

4 xilinx FIR IP的設置與仿真

左側包含 IP Symbol、Freq.Response、Implementation Details 和 CoefficientReload。右側包括 Filter Options、Channel Specification、Implementation、Detailed Implementation、Interface 和 Summary.

1)Filter Options

(1)系數源(Coefficient Source):直接在 GUI 中使用系數矢量參數或使用由 CoefficientFile 參數指定的 .coe 文件,指定要使用的系數輸入。

(2)系數向量(Coefficient Vector ):用于直接在 GUI 中指定濾波器系數。過濾器系數使用逗號分隔列表以十進制形式指定,與過濾器系數數據文件中的 coefdata 字段相同。與 .coe 文件一樣,可以使用 FIR 編譯器根據您的要求適當量化的非整數實數來指定濾波器系數。

(3)濾波器類型(Filter Typ ):支持五種濾波器類型:單速率 FIR,插值 FIR,抽取 FIR,希爾伯特變換和插值 FIR。

2)Channel Specification

(1)選擇格式(Select format ):選擇用于指定硬件過采樣率,內核可用于處理輸入采樣并生成輸出的時鐘周期數的格式。該值直接影響核心實現和所使用資源的并行度。選擇“頻率規格”后,可以指定“輸入采樣頻率”和“時鐘頻率”。這些值之間的比率以及其他核心參數決定了硬件過采樣率。

選擇“輸入采樣周期”時,可以指定輸入采樣之間的時鐘周期數。同樣,選 擇“輸出采樣周期”時,可以指定輸出采樣之間的時鐘周期數。

(2)采樣周期(Sample Period ):輸入或輸出采樣之間的時鐘周期數。當指定了多個通道時,該值應該是時分多路復用輸入樣本數據流之間時鐘周期的整數。可以使用分數采樣周期來指定大于時鐘頻率的采樣頻率 .

(3)輸入采樣頻率(Input Sampling Frequency ):該字段可以是整數或實數值;它指定一個通道的采樣頻率。根據時鐘頻率和濾波器參數(例如插值率和通道數)設置上限。

(4)時鐘頻率(Clock Frequency ):此字段可以是整數或實數值。限制是根據采樣頻率,內插率和通道數設置的。該領域僅影響體系結構選擇。最終的實現可能無法達到指定的時鐘速率。

3) Implementation

(1)系數類型(Coefficient Type ):系數數據可以指定為有符號或無符號。

(2)輸入數據小數位(Input Data Fractional Bits ):用于表示過濾器輸入數據樣本的小數部分的輸入數據寬度位數。該字段僅供參考。它與系數小數位一起使用,以計算濾波器的輸出小數位值。此參數在 IP 集成器中自動設置,但也可以被覆蓋。

(3)輸出舍入模式(Output Rounding Mode ):指定要應用于過濾器輸出的舍入類型。

(4)輸出小數位(Output Fractional Bits ):此字段報告用于表示濾波器輸出樣本小數部分的輸出寬度位數

4) Interface

5) Freq.Response

將混頻信號和經過 xilinx FIR IP濾波后信號寫出 matlab 觀察時域和頻域 .

1混頻信號

濾波前的 1khz+6khz 的混頻信號。

2濾波后

如上所示,經過濾波后 6khz 完全被濾除,只剩下 1khz 信號。仿真驗證成功。


審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FIR
    FIR
    +關注

    關注

    4

    文章

    146

    瀏覽量

    33174
  • 仿真
    +關注

    關注

    50

    文章

    4082

    瀏覽量

    133613
收藏 人收藏

    評論

    相關推薦

    Vivado中FFT IP核的使用教程

    本文介紹了Vidado中FFT IP核的使用,具體內容為:調用IP核>>配置界面介紹>>IP核端口介紹
    的頭像 發表于 11-06 09:51 ?861次閱讀
    Vivado中FFT <b class='flag-5'>IP</b>核的使用教程

    如何申請xilinx IP核的license

    在使用FPGA的時候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發表于 10-25 16:48 ?345次閱讀
    如何申請<b class='flag-5'>xilinx</b> <b class='flag-5'>IP</b>核的license

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯合仿真,只能通過調用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項。 在IP的生成目
    的頭像 發表于 10-21 11:41 ?1018次閱讀
    Efinity FIFO <b class='flag-5'>IP</b><b class='flag-5'>仿真</b>問題 -v1

    TAS5805M 128 Tap FIR filter的作用是什么?

    如下圖所示 1、128 Tap FIR filter的作用是什么? 2、TAS5805M Process Flows中只是介紹FIR濾波器系數用類似于MATLAB的工具生成,再倒入進去,要怎樣設置生成文件,然后再導入?
    發表于 10-15 07:41

    介紹FIR濾波模型的建立,分4個步驟

    本帖介紹FIR濾波模型的建立,分以下幾個步驟: 選定濾波結構:低通、高通、帶通、帶阻; 選定合適的窗函數,常見的有hamming、hanning、blackman、ExactBlackman
    發表于 09-04 09:08

    如何區分fir與iir的系統函數

    在數字信號處理領域,FIR(有限沖激響應)和IIR(無限沖激響應)濾波器是兩種常見的濾波器類型。它們在設計、性能和應用方面具有顯著差異。 定義 1.1 FIR濾波器 FIR(Finite
    的頭像 發表于 07-19 09:39 ?1595次閱讀

    基于matlab FPGA verilog的FIR濾波器設計

    )相應的改為if(i0<5)。 仿真的波形如下圖(fir濾波器的輸入輸出信號): 運行matlab,用sin_1MHz_gen.m產生1MHz(f0 =1e6)正弦波信號,Fs/Fo
    發表于 07-04 20:11

    如何在ModelSim中添加Xilinx仿真

    。 9、再次打開ModelSim,即可以看到Xilinx的庫已經默認出現在了庫列表里。以后仿真XilinxIP核時,就不用每次都添加庫了。
    發表于 07-03 18:16

    介紹如何切換動靜態IP方法 # 全球ip代理#靜態IP

    IP
    jf_62215197
    發布于 :2024年06月06日 08:45:01

    matlab與FPGA數字信號處理系列 Verilog 實現并行 FIR 濾波器

    講 Matlab 與 Vivado 聯合仿真 FIR 濾波器 ; 3. 編寫仿真文件testbench (1)例化模塊; (2)寫 initial 塊,初始化時鐘、復位等; (3)寫 always 塊,給出
    發表于 05-24 07:48

    請問stm32f4的dsp庫里面fir函數如何使用?

    請問在stm32f4 的dsp庫里面有好幾個關于fir的函數,因為沒有源碼,我也沒有什么關于這個dsp函數的介紹,所以看不懂這些函數怎么用呢。比如說void arm_fir
    發表于 05-17 08:07

    Matlab生成fir濾波器抽頭系數

    在Vivado調用fir濾波器時,我們會遇到需要填充濾波器抽頭系數的問題,手工計算又不現實,所以在此向大家介紹一個生成系數的工具。 首先,我們打開matlab軟件,在命令窗口輸入fdatool并回
    發表于 04-30 16:17

    FPGA開發如何降低成本,比如利用免費的IP內核

    匹配的IP內核。這些免費的IP內核可能涵蓋了多種功能模塊,如FIFO、RAM、FIR濾波器、SDRAM控制器、PCIE接口等。例如,如果需要處理數據隊列,那么FIFO IP內核可能是一
    發表于 04-28 09:41

    Vivado 使用Simulink設計FIR濾波器

    領域都有著廣泛的應用。 Vivado自帶的FIR濾波器IP核已經很好用,這里借FIR濾波器的設計,介紹Simulink圖形設計編程方法。Simulink可以使設計更直觀,使硬件資源得到
    發表于 04-17 17:29
    主站蜘蛛池模板: 你懂的网站在线观看| 国产一级做a爰片久久毛片| 国产福利网站| 九色视频网站| www.99热.com| 巨大欧美黑人xxxxbbbb| 日日添天天做天天爱| 亚色最新网址| 日本高清视频色wwwwww色| 夜夜爱夜夜做夜夜爽| 91黄视频在线观看| 色偷偷偷| 亚洲天天在线| 又粗又长又大真舒服好爽漫画| 她也啪97在线视频| 中国一级特黄高清免费的大片 | 国产理论片在线观看| 在线你懂得| 激情综合五月婷婷| 黑色丝袜美女被网站| 亚洲天堂2013| 国产高清在线看| 三级欧美在线| 日韩免费毛片全部不收费| 午夜国产精品免费观看| 日本三区四区免费高清不卡| 你懂的在线免费视频| 久久精彩免费视频| 亚洲三级网| 97av在线视频| 美女视频黄a视频美女大全| 久久亚洲精品成人综合| 国产全部理论片线观看| 婷婷六月激情在线综合激情| 中文天堂网| 玖玖在线国产精品| 国产一区二区三区四卡| 啪啪免费看| 男女爱爱是免费看| www.天天干| 欧美性一级交视频|