一個單片機應用系統的硬件電路設計包含兩部分內容：一是系統擴展，即單片機內部的功能單元，如 ROM、RAM、I/O、定時器 / 計數器、中斷系統等不能滿足應用系統的要求時，必須在片外進行擴展，選擇適當的芯片，設計相應的電路。二是系統的配置，即按照系統功能要求配置外圍設備，如鍵盤、顯示器、打印機、A/D、D/A 轉換器等，要設計合適的接口電路。

系統的擴展和配置應遵循以下原則：

1、盡可能選擇典型電路，并符合單片機常規用法。為硬件系統的標準化、模塊化打下良好的基礎。

2、系統擴展與外圍設備的配置水平應充分滿足應用系統的功能要求，并留有適當余地，以便進行二次開發。

3、硬件結構應結合應用軟件方案一并考慮。硬件結構與軟件方案會產生相互影響，考慮原則是：軟件能實現的功能盡可能由軟件實殃，以簡化硬件結構。但必須注意，由軟件實現的硬件功能，一般響應時間比硬件實現長，且占用 CPU 時間。

4、系統中的相關器件要盡可能做到性能匹配。如選用 CMOS 芯片單片機構成低功耗系統時，系統中所有芯片都應盡可能選擇低功耗產品。

5、可靠性及抗干擾設計是硬件設計必不可少的一部分，它包括芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等。

6、單片機外圍電路較多時，必須考慮其驅動能力。驅動能力不足時，系統工作不可靠，可通過增設線驅動器增強驅動能力或減少芯片功耗來降低總線負載。

7、盡量朝“單片”方向設計硬件系統。系統器件越多，器件之間相互干擾也越強，功耗也增大，也不可避免地降低了系統的穩定性。隨著單片機片內集成的功能越來越強，真正的片上系統 SoC 已經可以實現，如 ST 公司新近推出的μPSD32××系列產品在一塊芯片上集成了 80C32 核、大容量 FLASH 存儲器、SRAM、A/D、I/O、兩個串口、看門狗、上電復位電路等等。

單片機系統硬件抗干擾常用方法實踐

影響單片機系統可靠安全運行的主要因素主要來自系統內部和外部的各種電氣干擾，并受系統結構設計、元器件選擇、安裝、制造工藝影響。這些都構成單片機系統的干擾因素，常會導致單片機系統運行失常，輕則影響產品質量和產量，重則會導致事故，造成重大經濟損失。

形成干擾的基本要素有三個：

（1）干擾源。指產生干擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt 大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可 能成為干擾源。

（2）傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過導線的傳導和空間的輻射。

（3）敏感器件。指容易被干擾的對象。如：A/D、D/A 變換器，單片機，數字 IC， 弱信號放大器等。

干擾的分類

1 干擾的分類

干擾的分類有好多種，通常可以按照噪聲產生的原因、傳導方式、波形特性等等進行不同的分類。按產生的原因分：

可分為放電噪聲音、高頻振蕩噪聲、浪涌噪聲。

按傳導方式分：可分為共模噪聲和串模噪聲。

按波形分：可分為持續正弦波、脈沖電壓、脈沖序列等等。

2 干擾的耦合方式

干擾源產生的干擾信號是通過一定的耦合通道才對測控系統產生作用的。因此，我有必要看看干擾源和被干擾對象之間的傳遞方式。干擾的耦合方式，無非是通過導線、空間、公共線等等，細分下來，主要有以下幾種：

（1）直接耦合：

這是最直接的方式，也是系統中存在最普遍的一種方式。比如干擾信號通過電源線侵入系統。對于這種形式，最有效的方法就是加入去耦電路。從而很好的抑制。

（2）公共阻抗耦合：

這也是常見的耦合方式，這種形式常常發生在兩個電路電流有共同通路的情況。為了防止這種耦合，通常在電路設計上就要考慮。使干擾源和被干擾對象間沒有公共阻抗。

（3）電容耦合：

又稱電場耦合或靜電耦合 。是由于分布電容的存在而產生的耦合。

（4）電磁感應耦合：

又稱磁場耦合。是由于分布電磁感應而產生的耦合。

（5）漏電耦合：

這種耦合是純電阻性的，在絕緣不好時就會發生。

常用硬件抗干擾技術

針對形成干擾的三要素，采取的抗干擾主要有以下手段。

1 抑制干擾源

抑制干擾源就是盡可能的減小干擾源的 du/dt，di/dt。這是抗干擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的 du/dt 主要是通過在干擾源兩端并聯電容來實現。減小干擾源的 di/dt 則是在干擾源回路串聯電感或電阻以及增加續流二極管來實現。

抑制干擾源的常用措施如下：

（1）繼電器線圈增加續流二極管，消除斷開線圈時產生的反電動勢干擾。僅加 續流二極管會使繼電器的斷開時間滯后，增加穩壓二極管后繼電器在單位時間內可 動作更多的次數。

（2）在繼電器接點兩端并接火花抑制電路（一般是 RC 串聯電路，電阻一般選幾 K 到幾十 K，電容選 0.01uF），減小電火花影響。

（3）給電機加濾波電路，注意電容、電感引線要盡量短。

（4）電路板上每個 IC 要并接一個 0.01μF～0.1μF 高頻電容，以減小 IC 對電源的 影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電 容的等效串聯電阻，會影響濾波效果。

（5）布線時避免 90 度折線，減少高頻噪聲發射。

（6）可控硅兩端并接 RC 抑制電路，減小可控硅產生的噪聲（這個噪聲嚴重時可能會把可控硅擊穿的）。

2 切斷干擾傳播路徑

按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。

所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。

所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距，用地線把它們隔離和在敏感器件上加 蔽罩。

切斷干擾傳播路徑的常用措施如下：

（1）充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就 解決了一大半。

許多單片機對電源噪聲很敏感，要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用 100Ω電阻代替磁珠。

（2）如果單片機的 I/O 口用來控制電機等噪聲器件，在 I/O 口與噪聲源之間應加隔離（增加π形濾波電路）。

（3）注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定。

（4）電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源（如電機、繼電器）與敏感元件（如單片機）遠離。

（5）用地線把數字區與模擬區隔離。數字地與模擬地要分離，最后在一點接于電源地。A/D、D/A 芯片布線也以此為原則。

（6）單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。

（7）在單片機 I/O 口、電源線、電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器、屏蔽罩，可顯著提高電路的抗干擾性能。

3 提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲 的拾取，以及從不正常狀態盡快恢復的方法。

提高敏感器件抗干擾性能的常用措施如下：

（1）布線時盡量減少回路環的面積，以降低感應噪聲。

（2）布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合噪聲。

（3）對于單片機閑置的 I/O 口，不要懸空，要接地或接電源。其它 IC 的閑置端在不改變系統邏輯的情況下接地或接電源。

（4）對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813， X5043，X5045 等，可大幅度提高整個電路的抗干擾性能。

（5）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路。（6）IC 器件盡量直接焊在電路板上，少用 IC 座。

4 其它常用抗干擾措施

交流端用電感電容濾波：去掉高頻低頻干擾脈沖。

變壓器雙隔離措施：變壓器初級輸入端串接電容，初、次級線圈間屏蔽層與初級間電容中心接點接大地，次級外屏蔽層接印制板地，這是硬件抗干擾的關鍵手段。

次級加低通濾波器：吸收變壓器產生的浪涌電壓。

采用集成式直流穩壓電源：因為有過流、過壓、過熱等保護。I/O 口采用光電、磁電、繼電器隔離，同時去掉公共地。

通訊線用雙絞線：排除平行互感。防雷電用光纖隔離最為有效。

A/D 轉換用隔離放大器或采用現場轉換：減少誤差。

外殼接大地：解決人身安全及防外界電磁場干擾。加復位電壓檢測電路。防止復位不充份，CPU 就工作，尤其有 EEPROM 的器件，復位不充份會改變 EEPROM 的內容。

印制板工藝抗干擾：

①電源線加粗，合理走線、接地，三總線分開以減少互感振蕩。

②CPU、RAM、ROM 等主芯片，VCC 和 GND 之間接電解電容及瓷片電容，去掉高、低頻干擾信號。

③獨立系統結構，減少接插件與連線，提高可靠性，減少故障率。

④集成塊與插座接觸可靠，用雙簧插座，最好集成塊直接焊在印制板上，防止器件接觸不良故障。

⑤有條件采用四層以上印制板，中間兩層為電源及地

審核編輯黃宇