作者：布雷克驗證系統（Breker Verification Systems）驗證架構師Leigh Brady

HSI是一項至關重要的功能，現在已引起Accellera PSWG的全力關注，而缺少HSI則為希望采用便攜式Stimulus工具而無需某種形式的此功能的公司帶來了額外的工作。

該博客系列沿襲了Accellera Portable Stimulus 1.0標準（PSS）的要求，但是在此特定博客中，我們將有所不同。我們將討論未納入該標準的第一版的功能，即硬件軟件接口（HSI）。這是一項至關重要的功能，現在已引起Accellera便攜式刺激工作組（PSWG）的全力關注。缺少它會為想要采用便攜式刺激工具而不需要某種形式的此功能的公司帶來額外的工作。

通過考慮測試的可移植性，最容易理解該問題。所謂的，是指能夠對測試意圖進行單一描述，并且無需修改即可在各種執行引擎上執行該測試的能力。這些執行引擎包括在事務級別或寄存器傳輸級別（RTL）上運行的模擬器，模擬器，原型解決方案，虛擬平臺和真實芯片。現在，考慮需要將數據獲取到某個寄存器或存儲器位置或檢索該寄存器或存儲器的內容以確保測試正確運行的測試。

在模擬器上執行時，很容易使用后門訪問機制，而不會干擾被測設計（DUT）的任何方面。使用通用驗證方法（UVM）的人們將熟悉寄存器抽象層（RAL）和后門內存訪問的概念。當您從晶圓廠取回第一個芯片或嘗試遷移測試以在仿真器上驅動完整的SoC時，便可以重新運行這些測試。使用UVM，通常需要完全重寫測試工具。

這通常并不像聽起來那樣容易。考慮目標為仿真器的情況。您可能必須運行必要的總線周期才能訪問內存，并且必須在不干擾與該訪問無關的任何電路的情況下進行操作。對于用戶而言，其中某些可能并不明顯。便攜式刺激器的真正目的是解決這個問題。但是，1.0版本未能解決該問題，因此留給讀者練習。

雖然PSS基本上可以完成UVM能夠執行的所有操作，但PSS具有其他操作模式。它可以生成在設計中包含的處理器上運行的測試，從而從內而外進行驗證。如果要在這些處理器上運行測試，則要么需要某種形式的操作系統在處理器上運行，這對于RTL測試會產生很大的影響，或者必須將其視為裸機處理器。驗證團隊要做的最后一件事是花費大量時間編寫必要的軟件來執行此操作。恒指是這個問題的干凈的解決方案。

HSI提供了基本的類似于OS的功能，這些功能允許將測試寫入標準的API，同時隱藏執行這些測試的機制。無論您是通過UVM序列訪問塊寄存器，還是寄存器包含在嵌入式處理器或最終芯片中，它都使UVM寄存器訪問看起來一樣。對于嵌入式處理器，它可以將寄存器內容傳輸到可從外部訪問的存儲器中的位置，也可以通過UART饋送該數據。對于真正的硅，可以通過掃描鏈訪問或修改寄存器。對每個目標執行此功能的機制與測試編寫者相同。在大多數情況下，這將作為提供的工具的一部分提供。

硬件軟件接口提供了類似于操作系統的基本功能，這些功能允許將測試寫入標準的API，同時隱藏執行這些測試的機制。

當然，該工具可以走得更遠，就像功能完善的OS一樣，可以調度多個測試以及跨處理器線程的關鍵資源來真正銷毀SoC。

雖然我不宜與PSWG討論有關所提出解決方案的任何細節，但這種功能已經存在于我們的舊版工具中很多年了，我們的客戶完全意識到此接口所提供的功能。其他一些工具供應商也在其工具中運行該接口的自己的版本，但希望Accellera的努力將帶來這些接口的統一。

如前所述，UVM的用戶將非常熟悉RAL的概念，這是使DUT和測試平臺能夠就寄存器中位的通用布局達成一致所必需的。硬件/軟件協同驗證解決方案的用戶也將熟悉定義內存映射的需求-以便測試臺和設計可以保持同步。Test Suite Synthesis知道內存的位置，對該內存的任何限制以及處理器和外圍設備如何訪問該內存。例如，字節序是小端還是大端，或者與某些地址范圍相關聯的安全限制嗎？

這是關于PSWG對PSS 1.1發行版所尋求的限制，并且不包含完整的HSI所需的全部內容。但這是一個好的開始。真正了解問題空間并提供使完整的系統級驗證方法得以實施的解決方案的工具提供商，在提供涵蓋整個裸機層的HSI時，已經超出了這些基礎知識。

Breker，Vayavya，Agnisys等公司一直在開發這些解決方案，并且知道使測試變得可移植需要什么。這些解決方案提高了基于PSS的測試綜合的能力，并減少了用戶為獲得測試可移植性而必須付出的努力。PSS降低了每個供應商使用其自己的語言所帶來的風險，但它并未消除每個供應商在所生成測試的質量和用戶為生成這些測試所花費的精力方面進行競爭的能力。

編輯：hfy