埋容設計仿真案例

下面介紹一個埋容的PCB設計仿真的案例：主芯片是一個專有芯片，帶來的特點就是模型和資料沒有大廠芯片（如Intel，Broadcom等）那么完善，既沒有直接完整可用的Ibis模型，也沒有明確提示板級電源供電網絡（PDN）設計所需要考慮的頻率范圍。這樣就給后續的設計和仿真評估帶來很大的困難。原始設計如圖六所示，十層板，5、6層之間電源地耦合，形成平板間電容。

圖六 原始設計

板間電容計算

首先估算一下平板間的電容量，平板面積如圖六所示，這時候忽略打孔對平面面積的影響。把這個面積代入圖一的公式，普通材料介電常數4.2，層間距離4mil左右，這時候平板間電容量為0.409nF。如果使用3M的C ply材料，介電常數為16，層間距離為0.56mil，這時候平板間電容量為11.13nF。以上計算可知，專用埋容材料增加平板間電容量的效果是很明顯的。

但是如之前說的，這個計算是忽略打孔對平面面積的影響，實際情況比較復雜，單純用這個數據來指導埋容設計是不全面的。

板間電容作用仿真

不加電容，看埋容平面大小對諧振頻率的影響，仿真3種不同的平面大小。

圖七 埋容平面大小對諧振頻率的影響

仿真結果如圖，粉紅色的是埋容面積最小的，藍色的是埋容面積稍大的，紅色的是埋容面積最大的?？梢钥闯雎袢菝娣e變大之后，平面諧振向低頻偏移，同時也可以看到高頻的共振點也降低了。

看平面諧振點的變化，同時考量低頻段（《100M），有埋容和沒有埋容的區別

A 電源地間距28.31mil，電源地不耦合時，波形為紅色

B 電源地間距4.2mil，電源地耦合時，波形為綠色

C 使用埋容材料3M_C Ply，間距0.56mil，波形為藍色

從仿真結果可以看到，隨著電源地之間的間距減小，加入埋容材料，平面諧振點向低頻偏移，同時低頻的阻抗也大幅降低，這個頻段埋容材料的作用也非常明顯。

圖八 平面諧振點

只加0.1u的電容12個，觀察電容與埋容形成的諧振，同時觀察埋容之后，減小了安裝電感對電容性能的影響，考察同樣數量電容，阻抗曲線帶來的改善，考察同樣的阻抗性能，可以減少多少電容……

下圖中藍色的是使用了埋容材料后的阻抗曲線，紅色的是沒有使用埋容材料的阻抗曲線。可以看到埋容的諧振點在266M，與0.1u電容形成的反諧振在177M。同時注意到在10M附近有兩個諧振點，這是因為0.1u的電容有6個在芯片附近，而有10個在VRM端，距離芯片較遠，說明電容布局位置也有影響。

圖九 電容與埋容形成的諧

PDN綜合仿真

目前的埋容仿真項目總結，正常設計全系列電容，同樣考察電容與埋容形成的諧振，主要考量以下幾個目標：

● FR4板材使用正常的電容組合達到的效果

● 使用埋容后效果怎么樣

● 電容可以減少到多少使與FR4的效果是一樣的

以1V5為例

● 0201的10n電容9個

● 0201的100n電容13個

● 0402的1u電容5個

● 0402的10n電容8個

● 0402的100n電容9個

● 0805的47u電容1個

下圖中紅色的曲線是使用普通板材FR4的阻抗曲線，而藍色的曲線是使用3M-Cply埋容材料后的阻抗曲線

圖十 使用埋容，沒有刪除電容的PDN曲線

可以看到埋容對PDN從低頻開始到高頻都產生效果，這時候去除70%電容，如下表所示：

可以看出其中紅色是使用了3M-Cply埋容材料并且去掉31個電容后的阻抗曲線。藍色的是使用普通FR4的阻抗曲線。也就是去掉31個電容后使用埋容材料的阻抗曲線，在高頻段比使用FR4的阻抗曲線好，在低頻段稍高一點，也能滿足目標阻抗的要求，不過在100多兆有一個共振點。

圖十一使用埋容，刪除70%電容的PDN曲線

也就是說，埋容的PCB設計不是加入埋容材料就萬事大吉（欠設計），也不是即用了埋容，同時原來該怎么放電容還怎么放電容（過設計），一個完善準確的PDN仿真有助于準確達到設計要求。

編輯：hfy