在寬帶隙半導體開關的新時代，器件類型的選擇包括具有自己的特性并聲稱具有最佳性能的SiCMOSFET和GaN HEMT單元。但是，這兩者都不是理想的開關，這兩種器件類型在某些方面都有局限性，特別是在柵極驅動要求和“第三象限”操作方面。

SiC FET是替代選擇

但是，還有另一種選擇。UnitedSiC FET是SiC JFET和低壓Si MOSFET的共源共柵組合，可生產出具有SiC所有速度的器件，并具有SiC最低的導通損耗優勢，但柵極驅動容易且快速，低功耗。用于三象限傳導的損耗體二極管（圖1）。

圖1：SiC FET — SiC JFET和Si MOSFET的級聯

SiC FETS的速度非?？?，其邊沿速率為50 V / ns或更高，這對于最大程度地降低開關損耗非常有用，但所產生的di / dt可以為每納秒許多安培。通過封裝和電路電感，這會產生高電平的電壓過沖和隨后的振鈴。在這些電流變化速率下，簡單的分析告訴我們，即使幾十納米的亨利也可能產生數百伏的過沖（來自E= –L（di/dt））。對于快速切換的WBG器件，最小化該雜散電感至關重要。但是，這在實際的布局中很難實現，因為這些布局必須在高壓組件之間實現安全距離，并且為了獲得更好的熱性能而使用更大的半導體封裝。

過沖有超過器件額定電壓的風險，并增加了組件的長期應力，但是快速邊緣也會引起絕緣擊穿，并會產生更多的EMI，因此需要更大，更昂貴且損耗更高的濾波器。因此，實用電路通常會故意降低此類快速開關的邊沿速率，從而可能允許使用具有更好傳導損耗和更小濾波器的低壓設備，從而抵消了稍高的開關損耗。

緩慢的開關沿可減少過沖和EMI

有兩種常見的減慢開關沿速度的方法：通過增加柵極電阻和在器件的漏極-源極端子之間使用緩沖器來實現。

柵極電阻的增加確實會降低dV / dt，從而減少過沖，但是對漏極電壓的隨后振鈴影響很小。柵極電阻器的減慢效果取決于器件的總柵極電荷，而柵極電荷又取決于諸如柵極-源極電容和“米勒”效應的參數，隨著器件切換，“米勒”效應表現為變化的柵極-漏極電容?？梢酝ㄟ^使用兩個帶二極管控制的柵極電阻來分別控制導通和關斷延遲，但是要在所有工作條件下優化條件都很難實現總體效果。此外，增加柵極電阻會給柵極驅動波形帶來延遲，這在高頻時可能會出現問題。

相反，簡單的Rs-Cs緩沖器可通過有效地向開關的漏極增加電容來減慢dV / dt。另一個效果是，由于一些電流被轉移到充電Cs中，因此減小了關斷時電壓上升和電流下降之間的重疊，從而降低了器件開關損耗。開關導通時，必須限制電容器的放電電流，因此要串聯一個電阻，當器件關閉時，該電阻還可以抑制振鈴。缺點是電阻器在此過程中不可避免地會消耗一些功率，并且半導體開關效率的增益會在一定程度上被抵消。

緩沖器可以成為低損耗的解決方案

SiC FET技術的領導者UnitedSiC所做的工作表明，與增加柵極電阻相比，只需要一個非常小的緩沖電容器和一個相應的低功率電阻即可實現dV / dt，過沖和振鈴的更有效控制。獨自的。當小型設備緩沖器與可以使用的較低Rg結合使用時，結果是波形更清晰的總損耗也更低。這種方法對于UnitedSiC的FET和傳統的SiC MOSFET都適用。在圖2中比較了阻尼器為200 pF / 10Ω的器件（左）與添加了5Ω柵極電阻的器件（右）之間的振鈴和dV / dt。雖然兩種方法都類似地調整到相同的VDS在關斷期間達到峰值時，緩沖版本明顯顯示出更短的延遲時間和更好的振鈴阻尼。

圖2：使用RC器件緩沖器可降低dV / dt，ID / VDS重疊以及SiC MOSFET的振鈴。（ID = 50 A，V = 800 V，TO247-4L;左，SiC MOSFET的關斷波形，Rg，off = 0Ω，Rs = 10Ω，Cs = 200 pF;右，SiC MOSFET的關斷波形，Rg，off = 5Ω，無設備緩沖）

總損耗是傳導損耗，上升沿和下降沿上的器件開關損耗以及緩沖電阻器中消耗的任何功率的總和。通過與SiC MOSFET器件進行比較，在UnitedSiC上進行的測試表明，在高漏極電流下，采用緩沖解決方案時的關斷能量損耗（EOFF）可能僅為峰值電壓僅通過柵極電阻器等效調諧時的損耗的50％。同時，導通能量（EON）略高（僅約10％），因此，例如，對于以40 kHz和48 A / 800 V開關的40mΩ器件，凈效應是總的好處。每個周期約275 μJ的緩沖器，或11W。這種比較在圖3中以藍色和黃色曲線表示。黑色曲線是具有緩沖和優化的柵極開/關電阻的40mΩUnitedSiC SiC FET器件的性能，

圖3：比較有無緩沖的SiC開關的總開關損耗

緩沖電容器在每個開關周期都充滿電和放電，但要注意的是，這種存儲的能量并沒有全部消耗在電阻器中。實際上，大多數CV2能量實際上是在導通期間在設備中耗散的。在引用的示例中，在40 kHz，ID 40 A，VDS 800 V和220-pF /10-Ω緩沖器的情況下，耗散的總功率約為5 W，但電阻中只有約0.8W。其余的在開關中。這樣就可以在適當的額定電壓下使用物理上較小的電阻器（甚至是表面貼裝電阻器）。

UnitedSiC提供D2pk7L和DFN8×8封裝的器件以及TO247-4L，以實現最佳的散熱性能。TO247-4L部件與源極之間具有開爾文連接，可有效消除源極電感的影響，改善開關損耗，并在高漏極di / dt時產生更清晰的柵極波形。

結論

器件緩沖似乎是管理開關過沖，振鈴和損耗的“強力”解決方案，而諸如IGBT之類的較老技術的情況則尤其如此，因為它們的“尾電流”長，需要大型且有損耗的緩沖網絡。但是，寬帶隙器件，特別是SiC FET，可以使用該技術作為柵極電阻調諧的優良替代方案，以提供總體較低的損耗，并且可以采用緊湊，廉價的組件來實現。

編輯：hfy