在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA零基礎并不是你想的那樣,門檻不低

電子工程師 ? 來源:FPGA技術江湖 ? 作者:FPGA技術江湖 ? 2020-11-20 09:58 ? 次閱讀

FPGA是有門檻的,零基礎并不是你想的那樣,而且門檻不低的! 本篇給非電子類專業或者非技術行出身想要轉行FPGA的大俠們,做個參考,各位大俠可根據自己情況,自行避坑。

本人FPGA百度貼吧吧主,今年年初到最近,有很多人加我要學習FPGA,然后我大概了解了一下,然后我大吃一驚。其實很早就先寫這篇了,最近太忙了,沒什么時間,今天就抽點時間大概說說。 大概情況描述:某培訓機構(這里就不點名了,以免引起不必要的沖突),廣告力度做的很大,給很多非電子類對口專業,做銷售等等有想轉行的人宣傳零基礎學習FPGA或者IC設計,為了盈利不擇手段,反正個人感覺沒必要。

本人電子專業出身,性格有比較爽直,看不慣別人被吃相難看的企業忽悠,大概了解了一下情況,基本上都是不適合學習的人群,年齡都是三十大幾以上,學歷都是初中、高中、??疲]到大專),非電子專業或者是毫不相關的專業,于是對應情況給了一些建議,基本上不建議學,但是具體決定看情況,決定自己做。 下面就說一下,FPGA是有門檻的,零基礎并不是你想的那樣! 先解釋一下這里的零基礎,這里的零基礎并不是毫無專業要求,毫無學歷要求,隨便拉個人都可以學FPGA的。 解釋一下,這里的零基礎說的是起碼接觸過數字電路基礎或者相關專業學生,之前沒有好好學,后續想起FPGA,想從事這個行業,開始認真學習,這個叫零基礎的意思。


總之,零基礎并非毫不相關。 學歷要求,按照近些年用人企業招聘要求,基本都是本科起步,有少部分??祁悓W生能力很強的也沒有問題,畢竟做技術還是看能力的。大廠招聘基本都是名校碩士研究生起步,然后就是能力很強的也沒有問題,再次說明做技術還是看能力的。 放在十年以前,FPGA方向基本上還是碩士研究生才能接觸到,近些年,國內高校EDA課程開始慢慢建設完善,本科生基本慢慢開始普及,國內市場也好了起來,有需求,有供應。專業的人做專業的事。

去年下半年到今年年初,本人做了大半年的市場調研,調研對象超過一百家相關企業,還有近千名FPGA工程師,結果表明,目前FPGA工程師90%以上都是本科及以上學歷,90%以上都是電子類對應專業,高薪(月薪大于2W)人員95%以上都是對口專業,數據表明的信息太多,明眼人應該都能看出來,這里不一一說明,這里也都是提及對本篇有作用的數據。 這里總結一下吧,搞FPGA研發要求不低的,本科學歷,電子類相關專業,起碼有數字電路基礎,最好對搞技術有興趣,能坐的住等等…… 非專業對口,非技術崗出身,學歷差點意思等等想轉行做FPGA開發的,慎重考慮吧,僅供參考!

責任編輯:xj

原文標題:薦讀解惑 | FPGA是有門檻的,零基礎并不是你想的那樣,不要再被忽悠了!

文章出處:【微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21781

    瀏覽量

    604913
  • 芯片
    +關注

    關注

    456

    文章

    51072

    瀏覽量

    425838
  • 電子
    +關注

    關注

    32

    文章

    1897

    瀏覽量

    89514

原文標題:薦讀解惑 | FPGA是有門檻的,零基礎并不是你想的那樣,不要再被忽悠了!

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Vivado Tcl零基礎入門與案例實戰【高亞軍編著】

    Vivado Tcl零基礎入門與案例實戰-高亞軍編寫
    發表于 01-14 11:13

    離子型煙霧探測器工作原理并不是網上說的那樣...

    “ ?離子型煙霧探測器的工作原理圖很簡單,但實際產品的實現方法及應用并非網上資料說的那樣。 ” 互聯網上的大部分資料都這樣描述離子型煙霧探測器的原理: 離子型煙霧探測器包含一個電離室,其中放置有少量
    的頭像 發表于 01-02 11:17 ?159次閱讀
    離子型煙霧探測器工作原理<b class='flag-5'>并不是</b>網上說的<b class='flag-5'>那樣</b>...

    用ADS1299-FE評估版測試時,在測試的時候VREFP是-2.45,并不是設計所說的4.5v,為什么?

    在用ADS1299-FE評估版測試時 采用內部參考,雙電源供電模式 ,-2.5-2.5,但是在測試的時候 VREFP是-2.45,并不是設計所說的4.5v? 在提供的LABview測試時總得不到想看到的結果,想請問一下是什么問題呢? 是10uF電容擊穿了?
    發表于 12-16 06:43

    LMP90100將寄存器配置為通道掃描模式3的時候,CHO-CH3并不是逐次掃描的,為什么?

    大家好,我用了LMP90100四個差分通道 配置CH0--CH3,現在發現將寄存器配置為通道掃描模式3的時候,CHO-CH3并不是逐次掃描的 結果就是CH0數據采集了5次,CH1可能采集3次,CH可能采集1次,CH3通道還是0次,請問是怎么回事
    發表于 12-02 07:56

    ADS1283使用SPI配置增益后,輸出值與增益并不一致怎么解決?

    /32/64的增益,實際情況是,模擬輸入信號不變,改變增益后輸出的數據并不是跟設置值一致的,尤其是超過16倍后幅值增加很少。因為測試板的原因,我的配置是+5V供電,基準+5V,CLK為4.096MHZ,SCLK為2.048MHZ,感覺內部PGA的放大倍數是不是有問題呢?歡
    發表于 11-29 16:36

    零基礎入門PCB工程師

    各位前輩大家好,零基礎入門PCB工程師,有什么學習資料推薦嗎?
    發表于 11-27 16:54

    不是,電容ESR寄生電阻并不是越低越好!

    、電源硬件文章精選華為海思軟硬件開發資料 原文標題:不是,電容ESR寄生電阻并不是越低越好
    的頭像 發表于 11-20 15:27 ?344次閱讀

    FPGA接收ADC的DCLKP和DCLKM引腳,DCLK信號會出現規律性持續為0,在有DCLK信號時波形并不是恒定的,為什么?

    你好,我在FPGA接收ADC的DCLKP和DCLKM引腳(也即接收DCLK信號),用ILA抓出來的波形如下圖所示,可以發現DCLK信號會出現規律性持續為0,且在有DCLK信號的時候,他的波形并不是
    發表于 11-19 08:08

    ADS1299將CLKSEL拉為高電平,CONFIG1中的CLK_EN位設置為1,示波器上顯示的頻率并不是2.048MHz,為什么?

    我將CLKSEL拉為高電平,CONFIG1中的CLK_EN位設置為1,示波器上顯示的頻率并不是2.048MHz,這會是什么原因造成的呢?
    發表于 11-14 06:58

    零基礎嵌入式開發學習路線

    “嵌入式開發”沒有接觸過的同學可能會不明覺厲,但是只要你了解了,感興趣并且有一個正確的學習路線的話,零基礎也能入門。給大家介紹一個簡單易懂的學習路線,讓你能夠從開始學習嵌入式開發。 第一步:掌握
    發表于 10-25 15:55

    電路中的0歐姆電阻有阻值嗎?新手硬件工程師一般都會答錯

    歐姆電阻又稱跳線電阻,是一種特殊用途的電阻。其實歐姆電阻器并不是真正的電阻值為,所以電阻也是有誤差精度的。
    的頭像 發表于 09-21 17:10 ?3207次閱讀
    電路中的0歐姆電阻有阻值嗎?新手硬件工程師一般都會答錯

    INA333輸出為一紋波電壓,并不是平滑的電壓,為什么?

    我最近在歐時購買了TI的INA333芯片,輸入的差分電壓為32MV,共模電壓為2.5V,VREF為2.5V,供電電壓為5V,增益設置為60,輸出為一紋波電壓,并不是平滑的電壓,不知道是為什么。
    發表于 08-13 07:57

    STM32L496 DMA收集到數據一半產生中斷,但是仿真時發現并不是數據的一半,為什么?

    在使用定時器觸發ADC+DMA,做數據采集發現,DMA收集到數據一半產生中斷,但是仿真時發現并不是數據的一半。
    發表于 04-12 06:46

    FPGA 原型設計開發復雜性策略

    FPGA 被封裝在更大的封裝中,從而提供了更多的 I/O。"然而,I/O 的增加并不像邏輯資源那樣引人注目。
    發表于 04-11 11:48 ?315次閱讀
    <b class='flag-5'>FPGA</b> 原型設計開發復雜性策略

    將TC397的QSPI模塊的CPOL設置為1,為什么示波器顯示時鐘引腳輸出信號的空閑狀態并不是高電平?

    將TC397的QSPI模塊的CPOL設置為1,但是示波器顯示時鐘引腳輸出信號的空閑狀態并不是高電平,請問是為什么?在debug狀態發現其CPOL寄存器確實是?1 ? ?
    發表于 02-01 08:34
    主站蜘蛛池模板: 操操久久| 婷婷综合网站| 日本www.色| 天天视频黄| 午夜久久影院| 日本一本视频| 国产精品好好热在线观看| 亚洲小便| 欧美丝袜一区| 在线播放 你懂的| 婷婷激情亚洲| 人与禽交免费网站视频| 免费黄色在线视频| 二区在线播放| 天堂中文www在线| 国产精品露脸脏话对白| 永久免费看黄| 亚洲综合成人在线| 日本三级香港三级人妇99| 久久2017| 五月深爱婷婷| 717影院理论午夜伦不卡久久| 在线看一区二区| 亚洲精品一线二线三线| 欧美综合久久| 超级极品白嫩美女在线| 欧美福利二区| 手机看片日韩1024| 国产成人综合自拍| 天天躁夜夜躁狠狠躁2021| 性欧美大战久久久久久久| 欧美爽爽网| 91新地址| 成年人看的黄色| 好紧好爽水真多18| 青草青青产国视频在线| 丁香婷婷久久| 精品女同| 边做饭边被躁欧美三级小说| 日韩a视频| 欧美一区二区三区不卡片|