為了分析電容在電路中合適的數學模型，進行此次的電容原理和性質探索。

（1）電容定義

電容決定式：C=εS/（4πkd）

注意：電容C由電容器本身的構造因素決定，與Q、U無關。

電容是描述電容器儲存電荷本領大小的物理量。

4. Xc=1/（2πfC） （Xc是容抗） ［1］

（2）電容一般結構模型

圖1 Mutara的DATASHEET里面圖片

電容基本上主要是由金屬片、電介質、導電聚合物組成。

1） 金屬片通常是陽極，在電路上正電荷的累積的一邊;

2） 電介質是絕緣（并非絕對），將正負電荷的流通進行隔絕;

3） 負極通常是導電聚合物。

（3）電解電容內部的實物圖，拆解見識下

有這樣的一個工作經歷，有一個客戶的線和電解電容靠在一起，線路高溫把電容的絕緣皮融化，電容的鋁殼漏出來。供應商銷售經理是說其一鋁殼是和負極接在一起（我測量過其實不是直接導通，有2V左右的電壓，后來有一次工作碰到外殼被電過），其二電線不要噴到電容外圍，或者電容就要做兩層絕緣。后來我找到了供應商技術部長，部長建議：電容是不允許高溫烘烤，哪怕還能正常用也要更換，電源的引腳和PCB的焊盤能加上絕緣墊片更好。

為了探究電容原理，拆了好幾個電容，里面一股化學味道兒，里面的結構和圖2所示基本一樣。

（4）電容性質

1、在零電勢時，電容的陽極和陰極不帶電性，呈中性。

2、存在電勢差時，高電動勢指向低電勢（高往低流），正電荷不移動，電子從高電勢往低電勢移動。此時由于電介質絕緣阻擾電容陽極和陰極內層間的電子穿透，所以陽極的電子被驅趕通過電纜往陰極走，陰極的電子被累積。此時陽極呈現電的正性，陰極呈現電的負性。

3、電勢差加在電容兩端的充放電時間，Uo=Ui-Ui*e^（-t/（RC）），RC是積分時間常數。通常上是取Uo=Ui*95%（估算95%-98%）為充滿的時間，工作上通常選3RC-4RC為充滿電時間。這里軟件仿真的充電是5.03ms = 5RC=5*1000*10，是5倍，放電時間是2.5倍。

（圖4 軟件：tian-ti ）

4、電流超前電壓90°。（軟件：LTspice）

（圖5 軟件：LTspice ）

5、電容兩端的電壓不會突變。電容的充電和放電與電勢差有關，一旦充電飽和，電容就不會再充電（隔直通交），通過不斷不同的充放電形式，輸出不同波形。【電容充電過程不等效于短路，充滿電后不等效于開路】

6、電容內層結構上是絕緣的，但由于存在工藝性能、電介質的極化效益和離子漂移情況，出現少電流在電容內部通過，這個在電路上應該是漏電流現象。

7、電容的種類很多，材料不一樣，電容差異性有時會有些大。

8、一個普通貼片電容的寄生電感主要由幾個方面組成：

（1）由于電容器需要通過引線與電路連接，由引線帶來的寄生電感;

（2）由于電極表面存在的電流，而電流必然帶來電感使電極表面分布有一個串聯電感（ESL）;

（3）由于材料的介電損耗帶來的電感。［2］

9、集成電路可看成一個等效電流或電壓源，為了使噪聲最低，供電網絡的阻抗應該盡可能小。在一定的頻率范圍內，加大去耦電容可以有效減小網絡阻抗。但在實際應用中，由于電容器固有的寄生電感和電阻，并且這些寄生參數隨著頻率的增大也會增大，尤其在高頻高速的工作狀態，電容的這種退耦作用甚至會消失。并且通常電容越大體積也越大，所帶來的寄生電感也越大。為了減少供電網絡的阻抗，，理想去耦電容是電容值越大越好，寄生電感越小越好，體積也越小越好，以利于靠近集成電路的電源和接地入口。［3］

10、電容理論上是不產生也不消耗能量，是儲能元件。實際上是發熱的，不同產品發熱量自然不同，我以前在某一個的烤機過程，測過溫度有達到40攝氏度。

11、電容能夠提高效率、提高功率因數。其一比如LCC電路，拓撲上變壓器的漏感和電容就可以組成一個諧振電路，當然再多幾個電容和電感都是可以的，看如何計算。減少損耗，提高效率，按照按照能量守恒和定積分分析，如果在關斷過程中，如果電壓和電流都是最小值投影到區域內，他們的面積就會更小，損耗就小。如果在導通過程中，如果電壓和電流都是最大值投影到區域內，他們的面積就會更大，能量轉換就更加有效。其二比如感性負載，感性負載的電壓超前，可以并上電容的電流超前來補償，最終使得電壓和電流投影得面積更大，減少不必要得無功功率，提高有功功率分比，功率因數數學理論上100%是滿足得，但是實際受到限制，經常見到產品是0.85。

12、電容必然存在漏電流，沒有電介質是完全絕緣的。漏電流過大可能出現“雪崩現象”，電容會失效，甚至短路，會使用如前面的電路，串聯一個3V/歐姆電阻阻抗匹配。

等等。

（5）電容擺放位置不同，有不同的叫法

【1】 去耦，在電源的輸出端并聯一個適當的電容，猶如水庫的緩沖作用，可以大大減小負載等的波動對電源的影響，這就是退耦作用。［4］

【2】 諧振，如單片機外界無源晶振和負載電容組成諧振電路，給單片機提供時鐘信號。

【3】 移相，全橋的ZVS拓撲結構。

【4】 旁路，IC電源旁邊的104或者105電容。

【5】 濾波，射頻電路、高頻信號的串接電容，如組成基本的LPF、HPF、BPF、BEF濾波電路等。

【6】 儲能，超級電容維持斷電后的續能作用。

等等。

（6）電容應用

（圖6 Mutara的DATASHEET里面）

此圖來源于Mutara datasheet，主要特點就是電流上升過程，當供能不足時，電壓會被拉低。

1、地和大地PE并聯電阻和電容。102、103 1KV 1M經典配置。

2、104、105、106，擺放位置以濾除高頻優先。

3、相位補償、功率補償等等。

總結：

1、一般電容內部模型構想，整體有兩個儲存電能的容器，中間絕緣，理論上是沒有電子通往，受到電場作用。工作時是一個充電和放電的過程。2、充放電公式：Uo=Ui-Ui*e^（-t/（RC））3、Xc=1/（2πfC） （Xc是容抗）

4、沒有新發現。