日益發展的技術對芯片電壓測試的挑戰

隨著5G、車聯網等技術的飛速發展，信號的傳輸速度越來越快，集成電路芯片的供電電壓隨之越來越小。早期芯片的供電通常是5V和3.3V，而現在高速IC的供電電壓已經到了2.5V、1.8V或1.5V，有的芯片的核電壓甚至到了1V。芯片的供電電壓越小，電壓波動的容忍度也變得越苛刻。對于這類供電電壓較小的高速芯片的電壓測試用電源噪聲表示，測求要求從±5%到 ±-1.5%，乃至更低。

圖1 日益發展的技術對芯片電壓測試的挑戰 如果芯片的電源噪聲沒有達到規范要求，就會影響產品的性能，乃至整機可靠性。因此工程師需要準確地測量現代電路產品中的芯片電壓的電源噪聲。

2芯片電源噪聲的特點

2.1 更小幅度，更高頻率 以往電源噪聲的要求維持在幾十mV的量級，而隨著芯片電壓的降低，很多芯片的電源噪聲已經到了mV的量級，某些電源敏感的芯片要求甚至到了百uV的量級。直流電源上的噪聲是數字系統中時鐘和數據抖動的主要來源。處理器、內存等芯片對直流電源的動態負載隨著各自時鐘頻率而發生，并可能在直流電源上耦合高速瞬態變化和噪聲，它們包含了1 GHz以上的頻率成分。

因此與傳統的電源相比，芯片電源的噪聲具有頻率高/幅度小等特點，這就為了工程師準確地測得芯片的電源噪聲帶來了挑戰。

表1 傳統電源和芯片電源頻率和噪聲范圍

2.2 電源分布網絡（PDN）引入的噪聲干擾 為了保證電路上各個芯片的供電，電源分布網絡（PDN）遍布整個PCB。如果電源分布網絡靠近時鐘或者數據的PCB走線，那么時鐘/數據的變化會耦合到電源分布網絡上，也會成為電源噪聲的來源。在這種情況下，工程師還需要定位電源噪聲的來源，以便后續調整PCB的布局和布線，減少PDN網絡受到的干擾。

圖2 時鐘/數據傳輸線耦合到電源分布網絡的干擾

3

影響電源噪聲測試準確性的因素

示波器是電源噪聲測試的重要儀器。為了能夠準確地測量GHz帶寬內mV級別的電源噪聲，并定位干擾電源分布網絡的噪聲來源，需要考慮如下因素：示波器的底噪，探頭的衰減比，示波器的偏置補償能力，探頭的探接方式，以及示波器的FFT能力等等。

3.1 示波器底噪 示波器本身是有噪聲的。當示波器測試電源噪聲時，其底噪會附加到被測的電源噪聲上，進而影響電源噪聲的測試結果。

圖3 示波器底噪對電源噪聲測試結果的影響

3.2 探頭的衰減比

目前最常用的500MHz帶寬的無源探頭的衰減比為10:1，其會放大示波器的底噪，影響電源噪聲測試的不確定性。

如果用傳統的衰減比為1:1的無源探頭，可以避免放大示波器的底噪。但是這種探頭的帶寬一般在38MHz，無法測到更高頻率的電源噪聲。同樣會影響電源噪聲測試的不確定性。

所以，為了準確測量電源噪聲，需要一款衰減比為1:1，帶寬到GHz的探頭。

圖4 探頭的衰減比對電源噪聲測試的影響

3.3 示波器的偏置補償能力

電源噪聲是疊加在芯片直流電壓上的噪聲，為此需要將示波器的偏置電壓設到與直流電壓相等的水平，再測量電源的噪聲。例如某芯片的供電電壓是3.3V，首先將示波器的偏置電壓調到3.3V，然后再測試3.3V直流電源上的噪聲波動，但是示波器在該偏置電壓的垂直擋位會受限，一般只能到20mV/div，用來測試mV級別的電源噪聲，會帶來很大的誤差。

為了解決類似問題，有的工程師使用隔直電容去除直流，但會導致直流電源壓縮和丟失低頻漂移信息。如果電容值選取不當，還會影響高頻能量。

圖5示波器的偏置補償能力受限

圖6 隔直電容影響低頻信息

3.4 探頭的探接方式 電路形態各異，需要有更靈活的方法來進行信號的探接。探接的穩定性和寄生參數對被測電源電路的影響不可忽視，所以需要盡量貼近芯片的管腳，并使用短地線。

圖7 貼近芯片管腳，使用短地線

3.5 示波器的FFT能力 由于電源分布網絡PDN會受到干擾噪聲的來源，因此需要示波器具有強大的FFT分析能力，以便分析的干擾噪聲的頻率，進而排查噪聲的源頭。

圖8 FFT分析電源噪聲的頻譜

4羅德與施瓦茨（R&S）的芯片電源測試方案 為了準確地測量芯片的電源噪聲，羅德與施瓦茨公司（R&S公司）提供了示波器主機和Power Rail電源軌探頭。

4.1 測試儀器 R&S公司推出的RTO/RTE系列示波器，具有百uV級別底噪，在標稱帶寬內具有1mV/div的垂直擋位（硬件實現，非放大），并具有強大的具備硬件數字下變頻器（DDC）實現的準實時頻譜分析功能，可以幫助工程師準確地測量電源噪聲，并排查干擾噪聲的來源。

圖9 RTO示波器（左）和RTE示波器（右）

Power Rail電源軌探頭RT-ZPR20（2GHz） / RT-ZPR40（3.5GHz）具有優異的性能，專門位為電源測試量身打造。

在2GHz/3.5GHz帶寬內具備標準化的衰減比，保證能夠測試到GHz帶寬mV級別的電源噪聲；

探頭內置+/-60V的偏置能力，提升測試系統的偏置補償能力；

探頭具有50 kΩ 的高直流輸入阻抗，可最大程度地降低對待測電源的干擾；

探頭內部集成式 16 位數字電壓計功能可同步讀取每路電源的直流電壓數值，并可一鍵精準設置示波器的偏置電壓；

專用的同軸探測線纜可焊接到電源濾波電容的兩端，標配的點測附件則便于PCB上不同位置的輕松探測。

原文標題：如何準確地測量芯片的電源噪聲

文章出處：【微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq