01 MOSFET的擊穿有哪幾種？

Source、Drain、Gate —— 場效應(yīng)管的三極：源級(jí)S、漏級(jí)D、柵級(jí)G。（這里不講柵極GOX擊穿了啊，只針對(duì)漏極電壓擊穿）

先講測試條件，都是源柵襯底都是接地，然后掃描漏極電壓，直至Drain端電流達(dá)到1uA。所以從器件結(jié)構(gòu)上看，它的漏電通道有三條：Drain到source、Drain到Bulk、Drain到Gate。

Drain→Source穿通擊穿：

這個(gè)主要是Drain加反偏電壓后，使得Drain/Bulk的PN結(jié)耗盡區(qū)延展，當(dāng)耗盡區(qū)碰到Source的時(shí)候，那源漏之間就不需要開啟就形成了通路，所以叫做穿通（punch through）。

那如何防止穿通呢？這就要回到二極管反偏特性了，耗盡區(qū)寬度除了與電壓有關(guān)，還與兩邊的摻雜濃度有關(guān)，濃度越高可以抑制耗盡區(qū)寬度延展，所以flow里面有個(gè)防穿通注入（APT：AnTI Punch Through），記住它要打和well同type的specis。

當(dāng)然實(shí)際遇到WAT的BV跑了而且確定是從Source端走了，可能還要看是否 PolyCD或者Spacer寬度，或者LDD_IMP問題了，那如何排除呢？這就要看你是否NMOS和PMOS都跑了？POLY CD可以通過Poly相關(guān)的WAT來驗(yàn)證。對(duì)吧？

對(duì)于穿通擊穿，有以下一些特征：

穿通擊穿的擊穿點(diǎn)軟，擊穿過程中，電流有逐步增大的特征，這是因?yàn)楹谋M層擴(kuò)展較寬，產(chǎn)生電流較大。另一方面，耗盡層展寬大容易發(fā)生DIBL效應(yīng)，使源襯底結(jié)正偏出現(xiàn)電流逐步增大的特征。

穿通擊穿的軟擊穿點(diǎn)發(fā)生在源漏的耗盡層相接時(shí)，此時(shí)源端的載流子注入到耗盡層中， 被耗盡層中的電場加速達(dá)到漏端，因此，穿通擊穿的電流也有急劇增大點(diǎn)，這個(gè)電流的急劇增大和雪崩擊穿時(shí)電流急劇增大不同，這時(shí)的電流相當(dāng)于源襯底PN結(jié)正向?qū)〞r(shí)的電流，而雪崩擊穿時(shí)的電流主要為PN結(jié)反向擊穿時(shí)的雪崩電流，如不作限流，雪崩擊穿的電流要大。

穿通擊穿一般不會(huì)出現(xiàn)破壞性擊穿。 因?yàn)榇┩〒舸﹫鰪?qiáng)沒有達(dá)到雪崩擊穿的場強(qiáng)，不會(huì)產(chǎn)生大量電子空穴對(duì)。

穿通擊穿一般發(fā)生在溝道體內(nèi)，溝道表面不容易發(fā)生穿通，這主要是由于溝道注入使表面濃度比濃度大造成，所以，對(duì)NMOS管一般都有防穿通注入。

一般的，鳥嘴邊緣的濃度比溝道中間濃度大，所以穿通擊穿一般發(fā)生在溝道中間。

多晶柵長度對(duì)穿通擊穿是有影響的，隨著柵長度增加，擊穿增大。 而對(duì)雪崩擊穿，嚴(yán)格來說也有影響，但是沒有那么顯著。

Drain→Bulk雪崩擊穿：

這就單純是PN結(jié)雪崩擊穿了（Avalanche Breakdown），主要是漏極反偏電壓下使得PN結(jié)耗盡區(qū)展寬，則反偏電場加在了PN結(jié)反偏上面，使得電子加速撞擊晶格產(chǎn)生新的電子空穴對(duì) （Electron-Hole pair），然后電子繼續(xù)撞擊，如此雪崩倍增下去導(dǎo)致?lián)舸赃@種擊穿的電流幾乎快速增大，I-V curve幾乎垂直上去，很容燒毀的。（這點(diǎn)和源漏穿通擊穿不一樣）

那如何改善這個(gè)junction BV呢？所以主要還是從PN結(jié)本身特性講起，肯定要降低耗盡區(qū)電場，防止碰撞產(chǎn)生電子空穴對(duì)，降低電壓肯定不行，那就只能增加耗盡區(qū)寬度了，所以要改變 doping profile了，這就是為什么突變結(jié)（Abrupt junction）的擊穿電壓比緩變結(jié)（Graded junction）的低。這就是學(xué)以致用，別人云亦云啊。

當(dāng)然除了doping profile，還有就是doping濃度，濃度越大，耗盡區(qū)寬度越窄，所以電場強(qiáng)度越強(qiáng)，那肯定就降低擊穿電壓了。而且還有個(gè)規(guī)律是擊穿電壓通常是由低 濃度的那邊濃度影響更大，因?yàn)槟沁叺暮谋M區(qū)寬度大。公式是BV=K*（1/Na+1/Nb），從公式里也可以看出Na和Nb濃度如果差10倍，幾乎其中一 個(gè)就可以忽略了。

那實(shí)際的process如果發(fā)現(xiàn)BV變小，并且確認(rèn)是從junction走的，那好好查查你的Source/Drain implant了。

Drain→Gate擊穿：

這個(gè)主要是Drain和Gate之間的Overlap導(dǎo)致的柵極氧化層擊穿，這個(gè)有點(diǎn)類似GOX擊穿了，當(dāng)然它更像Poly finger的GOX擊穿了，所以他可能更c(diǎn)are poly profile以及sidewall damage了。當(dāng)然這個(gè)Overlap還有個(gè)問題就是GIDL，這個(gè)也會(huì)貢獻(xiàn)Leakage使得BV降低。

上面講的就是MOSFET的擊穿的三個(gè)通道，通常BV的case以前兩種居多。Off-state下的擊穿，也就是Gate為0V的時(shí)候，但是有的時(shí)候Gate開啟下Drain加電壓過高也會(huì)導(dǎo)致?lián)舸┑?，我們稱之為On-state擊穿。這種情況尤其喜歡發(fā)生在Gate較低電壓時(shí)，或者管子剛剛開啟時(shí)，而且?guī)缀醵际荖MOS。所以我們通常WAT也會(huì)測試BVON。

02 如何處理MOS管小電流發(fā)熱嚴(yán)重情況？

MOS管，做電源設(shè)計(jì)，或者做驅(qū)動(dòng)方面的電路，難免要用到MOS管。MOS管有很多種類，也有很多作用。做電源或者驅(qū)動(dòng)的使用，當(dāng)然就是用它的開關(guān)作用。

無論N型或者P型MOS管，其工作原理本質(zhì)是一樣的。MOS管是由加在輸入端柵極的電壓來控制輸出端漏極的電流。MOS管是壓控器件它通過加在柵極上的電壓控制器件的特性，不會(huì)發(fā)生像三極管做開關(guān)時(shí)的因基極電流引起的電荷存儲(chǔ)效應(yīng)，因此在開關(guān)應(yīng)用中，MOS管的開關(guān)速度應(yīng)該比三極管快。

我們經(jīng)?？碝OS管的PDF參數(shù)，MOS管制造商采用RDS（ON）參數(shù)來定義導(dǎo)通阻抗，對(duì)開關(guān)應(yīng)用來說，RDS（ON）也是最重要的器件特性。數(shù)據(jù)手冊(cè)定義RDS（ON）與柵極（或驅(qū)動(dòng)）電壓VGS以及流經(jīng)開關(guān)的電流有關(guān)，但對(duì)于充分的柵極驅(qū)動(dòng)，RDS（ON）是一個(gè)相對(duì)靜態(tài)參數(shù)。一直處于導(dǎo)通的MOS管很容易發(fā)熱。

另外，慢慢升高的結(jié)溫也會(huì)導(dǎo)致RDS（ON）的增加。MOS管數(shù)據(jù)手冊(cè)規(guī)定了熱阻抗參數(shù)，其定義為MOS管封裝的半導(dǎo)體結(jié)散熱能力。RθJC的最簡單的定義是結(jié)到管殼的熱阻抗。

03 MOS管小電流發(fā)熱的原因

電路設(shè)計(jì)的問題，就是讓MOS管工作在線性的工作狀態(tài)，而不是在開關(guān)狀態(tài)。這也是導(dǎo)致MOS管發(fā)熱的一個(gè)原因。如果N-MOS做開關(guān)，G級(jí)電壓要比電源高幾V，才能完全導(dǎo)通，P-MOS則相反。沒有完全打開而壓降過大造成功率消耗，等效直流阻抗比較大，壓降增大，所以U*I也增大，損耗就意味著發(fā)熱。這是設(shè)計(jì)電路的最忌諱的錯(cuò)誤。

頻率太高，主要是有時(shí)過分追求體積，導(dǎo)致頻率提高，MOS管上的損耗增大了，所以發(fā)熱也加大了。

沒有做好足夠的散熱設(shè)計(jì)，電流太高，MOS管標(biāo)稱的電流值，一般需要良好的散熱才能達(dá)到。 所以ID小于最大電流，也可能發(fā)熱嚴(yán)重，需要足夠的輔助散熱片。

MOS管的選型有誤，對(duì)功率判斷有誤，MOS管內(nèi)阻沒有充分考慮，導(dǎo)致開關(guān)阻抗增大。

04 MOS管小電流發(fā)熱嚴(yán)重怎么解決

做好MOS管的散熱設(shè)計(jì)，添加足夠多的輔助散熱片。

貼散熱膠。

05 MOS管為什么可以防止電源反接？

電源反接，會(huì)給電路造成損壞，不過，電源反接是不可避免的。所以，我們就需要給電路中加入保護(hù)電路，達(dá)到即使接反電源，也不會(huì)損壞的目的。

一般可以使用在電源的正極串入一個(gè)二極管解決，不過，由于二極管有壓降，會(huì)給電路造成不必要的損耗，尤其是電池供電場合，本來電池電壓就3.7V，你就用二極管降了0.6V，使得電池使用時(shí)間大減。

MOS管防反接，好處就是壓降小，小到幾乎可以忽略不計(jì)?，F(xiàn)在的MOS管可以做到幾個(gè)毫歐的內(nèi)阻，假設(shè)是6.5毫歐，通過的電流為1A（這個(gè)電流已經(jīng)很大了），在他上面的壓降只有6.5毫伏。由于MOS管越來越便宜，所以人們逐漸開始使用MOS管防電源反接了。

NMOS管防止電源反接電路：

正確連接時(shí)：剛上電，MOS管的寄生二極管導(dǎo)通，所以S的電位大概就是0.6V，而G極的電位，是VBAT，VBAT-0.6V大于UGS的閥值開啟電壓，MOS管的DS就會(huì)導(dǎo)通，由于內(nèi)阻很小，所以就把寄生二極管短路了，壓降幾乎為0。

電源接反時(shí)：UGS=0，MOS管不會(huì)導(dǎo)通，和負(fù)載的回路就是斷的，從而保證電路安全。

PMOS管防止電源反接電路：

正確連接時(shí)：剛上電，MOS管的寄生二極管導(dǎo)通，電源與負(fù)載形成回路，所以S極電位就是VBAT-0.6V，而G極電位是0V，PMOS管導(dǎo)通，從D流向S的電流把二極管短路。

電源接反時(shí)：G極是高電平，PMOS管不導(dǎo)通。保護(hù)電路安全。

連接技巧：NMOS管DS串到負(fù)極，PMOS管DS串到正極，讓寄生二極管方向朝向正確連接的電流方向。

感覺DS流向是“反”的？仔細(xì)的朋友會(huì)發(fā)現(xiàn)，防反接電路中，DS的電流流向，和我們平時(shí)使用的電流方向是反的。

為什么要接成反的？利用寄生二極管的導(dǎo)通作用，在剛上電時(shí)，使得UGS滿足閥值要求。

為什么可以接成反的？如果是三極管，NPN的電流方向只能是C到E，PNP的電流方向只能是E到C。不過，MOS管的D和S是可以互換的。這也是三極管和MOS管的區(qū)別之一。

06 MOS管功率損耗測量

MOSFET/IGBT的開關(guān)損耗測試是電源調(diào)試中非常關(guān)鍵的環(huán)節(jié)，但很多工程師對(duì)開關(guān)損耗的測量還停留在人工計(jì)算的感性認(rèn)知上，PFC MOSFET的開關(guān)損耗更是只能依據(jù)口口相傳的經(jīng)驗(yàn)反復(fù)摸索，那么該如何量化評(píng)估呢？

功率損耗的原理圖和實(shí)測圖

一般來說，開關(guān)管工作的功率損耗原理圖下圖所示，主要的能量損耗體現(xiàn)在“導(dǎo)通過程”和“關(guān)閉過程”，小部分能量體現(xiàn)在“導(dǎo)通狀態(tài)”，而關(guān)閉狀態(tài)的損耗很小幾乎為0，可以忽略不計(jì)。

實(shí)際的測量波形圖一般下圖所示。

MOSFET和PFC MOSFET的測試區(qū)別

對(duì)于普通MOS管來說，不同周期的電壓和電流波形幾乎完全相同，因此整體功率損耗只需要任意測量一個(gè)周期即可。但對(duì)于PFC MOS管來說，不同周期的電壓和電流波形都不相同，因此功率損耗的準(zhǔn)確評(píng)估依賴較長時(shí)間（一般大于10ms），較高采樣率（推薦1G采樣率）的波形捕獲，此時(shí)需要的存儲(chǔ)深度推薦在10M以上，并且要求所有原始數(shù)據(jù)（不能抽樣）都要參與功率損耗計(jì)算，實(shí)測截圖下圖所示。