1 引言

隨著網絡的迅速發展．嵌入式系統的應用日益廣泛．不僅PC機能上網，而且各種各樣的嵌入式設鋸都可以上網，能上網的嵌入式設備需要加上TCP/IP網絡協議，這也對檢測電力系統運行狀況的儀器設備提出更高的要求。嵌入式系統以其內核小、專用性強，系統精簡、高實時性等特點，在各領域取得廣泛應用，因此嵌入式設備網絡化是迄今科技發展的趨勢。

在現今經濟社會中，電力負荷急群增大，諧波對電力系統的污染越來越嚴重，且是目的電網中影響最為重要的一項指標。本文建立在基于ARM的電壓諧波智能監測及消諧裝置的實例研究基礎上，重點闡述基于ARM7內核的STR710處理器的嵌入式以太網接口的設計與實現。

2 基于ARM的電壓諧波智能監測及消諧裝量的結構框圖及工作原理

本裝置主要結構包括：開關電源模塊、信號采樣調理電路，A/D轉換電路、實時時鐘電路、數據存儲電路、網口電路、人機交互漫示電路和ARM7控制器等幾部分。系統結構框圖如圖1所示。

圖1結構框圖（strueture）

兩路被測信號經過電壓互感器的采集，然后經信號調理和A/D轉換器變為需求范圍的數字信號送ARM7處理。ARM芯片利用FFT變換可計算出各路電壓有效值，2～32次諧波含量，再參照電網電壓諧波標準進行相應處理。如果是高次諧波就立即觸發雙向可控硅導通，在切除時只要撤銷觸發信號即可．開關在電流過零之后會自行關斷。這樣，ARM7就可以有效控制可控硅的導通及導通時間，消除有害諧波。

電壓信號的采集對電網頻率的任何電能質量參數的精確測量都十分關鍵。在監測儀中采用精密電壓互感器，將輸入端信號轉化為毫安級的電流信號，經過電阻取得電壓信號。信號調理電路由電壓跟隨電路、全波整流、鎖相環電路和分頻電路組成。其中鎖相環電路和分頻電路是保持信號的同步，以便準確的測量諧波。由于本監測儀足對兩路信號進行監測，每路需要在20ms內采樣256個點的數據，這對A/D芯片速度有更高的要求。該監測儀A/D轉換芯片采用最大采樣頻率為750kHz的AD7492。

消諧裝置主要利用雙向可控硅組件，直接動作于電壓互感器的開口三角繞組。通信部分主要有232、485和網口形式。電壓諧波計算由ARM芯片采用FFT算法完成。本文的ARM7芯片選用的是ST公司的STR710。ARM7以太網接口的設計與實現，采用STR710微控制器與以太網控制芯片CS8900A進行硬件設計，通過TCP/UDP協議進行通訊。

ARM7芯片通過和CS8900A控制器的以太網接口的設計和實現，可以實現對活潑的在線監測及消除。對電力系統的維護具有十分重要的意義。

3 STR710簡介

STR710是基于16/32位ARM7TDMI的微控制器。STR710的特點包括：支持32位/16位RISC體系結構（ARM v4T）。片內集成flash和高達64KB的RAM存儲器。擁有4個外部存儲器接口（EMI）。32位ARM指令集和16位Thumb指令集。擁有非復用的16位數據和24位地址總線。STR710集成了許多標準的接口，包括USB-Device、4個UART、10Base-T以太網控制器等。STR710還集成了JTAG-ICE、UART調試通道（DBUG）的調試功能。

4 CS8900A以太網控制器

CS8900A以太網控制器是由Cirrus Logic公司出的一款低成本的以太網控制芯片，集成了IEEE802．3協議標準的介質訪問控制子層（MAC），并且支持全雙工操作。不僅具有其它以太網控制器芯片所具有的基本功能外，還有自己獨特優點：優化于工業標準體系結構（ISA）；獨特的PacketPage結構可自動適應網絡通信模式的改變，占用系統資源少，從而增加系統效率；高度集成的設計，適合作為智能嵌入式設備網絡接口。在本文設計

中，CS8900A用作I/O模式，其特點是占用系統資源少，硬件連接方便。

本設計采用的是STR710和CS8900A組成的以太網接口方案。軟硬件系統結構如圖2所示：

圖2系統結構圖（figure2：system structure）

5 硬件電路

結合STR710微處理器和CS8900A各自的特點，構成的嵌入式以太網接口的連接硬件原理圖如圖3所示。

（1）CS8900A端的讀信號（IOR非）通過或門（74HC32）與STR710的讀信號（RD）和片外存儲器CS1（bank1）相連。

（2）CS8900A端的寫信號（lOW非）通過或門（74HC32）與STR710的寫信號（WEO）和片外存儲器CS1（bank1）連接。

（3）數據總線D0-D15對應相連用于16位數據傳輸。

（4）CS8900A地址總線（SA1-SA3）對應STR710（A12-A14）相連，CS8900A的地址總線SA0和系統總線使能（SBHE非）與STR710的地址總線A11相連。

（5）復位信號對應相連。

圖3硬件連接原理圖（figure3．hardware connection principle）

6 軟件實現

6．1驅動模塊CS8900程序設計

本文采用的是CS8900A的I/O模式。CS8900驅動模塊程序包括以下內容：

（1）設定以太網物理地址，可在初始化CS8900前修改。（2）定義接收幀類型，以太網數據．地址端口（3）設置工作模式，8位或16位模式。本設計采用16位模式，本文中將CS8900中的SBHE非和SA0都與STR710的地址總線A11相連，使其工作在16位模式。設定數據包收發過程中所用寄存器以及中斷方式。（4）發送幀請求．初始化CS8900．數據包收發流程。

由于CS8900A地址線SA0接STR710地址總線A11 （見圖3原理圖），因此訪問CS8900A的端口地址必須左移11位。片外存儲器Bank1的地址范圍是0x62000000-0x62FFFFFF．即首地址為0x62000000。以太網端口地址相關程序可以定義為：

#define ETH_Port（n）（*（vu 16*）（0x62000000 I（n）《《11）） 初始化CS8900的軟件流程圖如圖4：

圖4軟件流程圖（software flow chart）

6．2 LwIP協議棧的實現

LwIP即Light Weight （輕型）IP協議，是瑞士計算機學院（SICS）的Adam Dunkels等開發的一套用于嵌入式系統的開放源碼的TCP/IP協議棧。它占用空間小。在保護協議主要功能的基礎上減少對RAM和ROM的占用。一般它只需要幾十K的RAM和40K左右的ROM就可以運行。LwlP實現了較為完備的IP、CMP、UDP、TCP協議。具有超時時間估計、快速恢復和重發、窗口調整等功能。該協議棧提供了一組API函數供應用程序調用，編程方便。由于采用靈活的數據包存儲機制。發送和接收的數據在各層協議之間不需要拷貝，內存消耗小。

本文設計中UDP協議的實現包括以下內容：（1）設置通信UDP IP地址及端口，設定發緩沖區類型（2）設定UDP功能函數，分配一個新的UDP PCB，為緩沖區分配內存（3）CS8900A復位 （4）初始化LwIP的內部緩沖區、網絡界面，設置MAC地址（5）修改默認網絡配置以適應具體需要．配置網絡地址．網關，子網掩碼（6）建立LwlP網絡界面，設為默認網絡界面并啟動網絡界面（7）初始化IP，TCP，HTTP模塊（8）UDP端口綁定，指定接收回調函數，接收來自NIC的數據包，是否有數據包被接受？如果有．將數據包交給LwlP處理。

7 結束語

隨著經濟和科技的快速發展，如電弧爐等眾多的家用電器的非線性負荷不斷增大，導致電力系統中的諧波水平隨之提高。因此，由諧波引起的系統諧振所產成的過電流、過電壓對電力系統的安全運行帶來的危害不容忽視，而通過對基于ARM的電腿諧波智能監測及消諧裝置的實例研究，對于電力系統的安全運行意義重大。

本文作者創新點：提出了在移植LwlP協議棧下基于ARM7嵌入式以太閱接口的實現方法．并在ARM7開發板上成功的用于實現。目前，ARM處理器由于它具有高性能、低成本、低功耗等特點，已經成為應為最為廣泛的嵌入式處理器，以及CS8900A以太網控制器的性能優良．功耗低，價格低廉等待點。在市場上10Mb/s嵌入式網絡應用中占有很大的比例，因此基于ARM的電壓諧波智能監測及消諧裝置的研究，特別是基于ARM7嵌入式以太網接口的實現，對于開展預防和抑制諧波諧振放慢必將有著良好的應用前景。

責任編輯：gt