虛擬儀器的廣泛應用，使得用戶可以根據需求，設計自己的儀器系統。無源網絡導納測量儀即是虛擬儀器設計思想的一種具體運用，旨在實現對端口網絡的導納進行自動測量。測量儀是以C8051單片機為控制和處理核心，采用可編程邏輯器件EPF10K10，根據DDS原理產生信號源，將信號源連接到待測的網絡上，對網絡兩端的電壓和電流進行差分放大，使其輸出電壓盡可能達到ADC的最大輸入電壓，然后進行A／D采樣，采樣時，頻率隨信號頻率而改變，一個周期內固定采32個點，用單片機的P1、P2直接接收數據，邊采樣邊接收。對采樣所得的電流、電壓數據進行快速傅立葉變換（FFT），并分別求出其模值和相位，則導納的模值為電流模值與電壓模值之比，相位為電流與電壓的相位之差。實驗證實，導納測量儀可根據不同的被測對象，選擇合適量程，可步進改變信號頻率（頻率呵由鍵盤直接鍵入），實現精確測量。

系統功能與指標

1．制作正弦波信號發生器，技術指標如下：

a、能產生100Hz、：300Hz、1kHz、3kHz、10kHz頻率，頻率誤差的絕對值小于所要求頻率的1％：

b、輸出電壓峰-峰值為1V，輸出電壓誤差的絕對值小于20mV；

c、輸出電阻小于1Ω，輸出波形無明顯失真。

2．實現端口網絡N0的電導Re［Y］、電納Im［Y］、導納模|Y| 和導納角φY的測量電路，技術指標如下：

a、電導Re［Y］的測量范圍為0.1mS～10mS，分為若干量程，測量誤差的絕對值小于

理論計算值的10％；

b、電納Im［Y］的測量范圍為0.1ms～10ms，分為若干量程，測量誤差的絕對值小于理論計算值的10％：

c、導納模|Y|測量誤差的絕對值小于理論計算值的10％；

d、導納角φY的測量范圍為±90°，測量誤差的絕對值小于理論計算值的5％。

發揮部分

1．將Re［Y］和Im［Y］的測量范圍擴展到0.01mS～100mS，測量誤差要求不變。

2．自動測量功能

a、正弦波信號發生器的

頻率可以從100Hz開始，以100Hz的步進增加，最后到達10kHz結束；

b、能在上述各頻率點對網絡的Re［Y］和Im［Y］（或|Y|和φY）進行連續的測量、存儲和回放顯示，其中，Re［Y］和Im［Y］（或|Y|）的測量具有量程自動轉換功能；

c、能分別顯示上述4個參數的頻率特性曲線。

系統方案設計與實現

本系統利用FPGA芯片制作正弦波信號源V（t）=Vmcos2πft，通過電壓測量電路和電流測量電路，輸入端口網絡，分別對端口兩端的電壓V（t）=Vmcos2πft和電流i（t）=Imcos（2πft+φ）進行采樣，將采樣數據存入存儲器。然后對采樣所得的電壓V（n）和電流i（n）數據進行 幅值判斷，根據電壓、電流的幅度值V（n）max、i（n）max來確定相應的測量量程；對采樣數據進行快速傅立葉變換，得出采樣電壓和電流的幅度譜和相位譜，計算對應頻率處的電壓模值|V|和相位φv，及電流的模值|I|和相位φi，則電流模值與電壓模值之比|I|／|V|即為被測網絡的導納模值|Y|，電流與電壓的相位之差 φi-φv為網絡導納的相位φY。自動改變信號源的輸出信號頻率f，分別計算不同頻率的網絡導納值，可繪出網絡導納隨頻率的變化曲線。實現原理如圖1所示。

正弦信號發生器設計

正弦信號產生采用DDS技術，以FGPA方式實現，DDS的基本結構由參考時鐘、相位累加器、存儲器（ROM）、DAC和濾波器（LPF）組成，其組成如圖2所示。

在用FPGA設計DDS電路的時候，相位累加器是決定DDS電路性能的關鍵部分，設計中采用相位累加器，通過進位鏈和流水線技術相結合的辦法來實現，這樣既能保證較高的資源利用率，又能大幅提高系統的性能和速度。

相位／幅度轉換電路是DDS電路中的另一個關鍵部分，設計中面臨的主要問題就是資源的開銷。該電路通常采用ROM結構，相位累加器的輸出是一種數字式鋸齒波，通過取它的若干位作為ROM的地址輸入，而后通過查表和運算，ROM就能輸出所需波形的量化數據。

在FPGA（針對Altera公司的器件）中，ROM一般由EAB實現，并且ROM表的尺寸隨著地址位數或數據位數的增加成指數遞增關系，因此，在滿足信號性能的前提條件下，如何減少資源的開銷就是一個重要的問題。在實際設計時充分利用了信號周期內的對稱性和算術關系來減少EAB的開銷。

基于FPGA的DDS技術可以實現頻率范圍為1kHz～1MHz、頻率穩定度優于10-4的要求，且容易實現頻率步進100Hz的功能。在其外圍電路設計中利用LF356接成射隨器，可以保證輸出電阻小于1Ω，滿足設計要求，同時通過調節電位器可改變正弦波信號的峰峰值，便于系統調試。

數據采集系統設計

數據采集系統選用兩個ADC，在A／D采樣的時候，單片機同時進行數據的接收和存儲。

ADC選用TLC5510，其采樣速率為20MSPS，在滿足要求指標的同時，無須增加外圍存儲器。

在數據存儲過程中，假設采集點數為16，對于最高頻率10kHz來講，采樣頻率則為160kHz，采樣周期即為1／（160×106）=6μs，而C8051F020的系統時鐘頻率為24MHz，為單指令周期，則系統時鐘為1／24×106=50ns，其70％的指令是在1～2個系統時鐘內完成，這里假設為兩個系統時鐘，考慮到存數過程為尋址存儲，大約耗費10個系統時鐘，對應時間為50×10=500ns=0.5μs，完全可以跟得上TLC5510的轉換速度。經測試，指令執行時間為1.5μs，可以在一個周期內采樣32個點，因此無需增加外圍存儲器，充分利用現有單片機資源，簡化電路。

自動量程轉換系統設計

由于所測量的網絡不同，對應的采樣電阻也需進行適當調整，才能保證采樣的準確性，系統必須具有自動量程轉換功能。采用繼電器并接若干電阻，通過單片機控制繼電器的通斷達到量程轉換的目的。

量程確定過程如下：

就電流采樣電路而言，TLC5510驅動電壓為750mV～250mV，則須保證電流采樣電壓必須在此范圍內，方可保證采樣的準確（考慮指標輸出電壓峰-峰值為1V，輸出電壓誤差的絕對值小于20mV），故有：

3／4 》 Vi 》 1／4 （1-1）

而Vi = Rs／（Rs+Z），故有：

3／4 》 Rs／（Rs+Z） 》 l／4 （1-2）

簡化可得下式：

3 Rs》 Z 》 Rs／3 （1-3）

考慮指標要保證電導Re［Y］的測量范圍為0.1mS～10mS，故Z在100Ω～10KΩ范圍內，對應如下量程：

第一檔：Rs=30Ω，可以測量： 90Ω 》 Z 》10Ω；

第二檔：Rs=270Ω，可以測量： 810Ω 》 Z 》 90Ω;

第三檔：Rs=2.430KΩ，可以測量： 7.290KΩ 》 Z 》 810Ω；

第四檔：Rs=21.870KΩ，可以測量： 65.610KΩ 》 Z 》 7.290 KΩ；

第五檔：Rs=196.830KΩ，可以測量： 100KΩ 》 Z 》 65.610 KΩ。

量程判斷標準如下（采樣后電壓峰值為max_v_c，采樣后電流峰值為max_j_c）：

如果max_v_c》3 max_i_c，則檔位應自動擲低；

如果max_v_c

其他情況即設在當前正常量程，不改變檔位。實際調試中，采用此檔位劃分，取得比較滿意的測量結果。

單片機控制

導納測量儀是以C8051單片機為控制和處理核心，基于VC編程，主要實現電流、電壓采樣數據的存儲，對存儲數據進行FFT運算，獲得導納模值、相位值，同時進行自動量程判斷；實現掃頻功能，同時存儲掃頻數據，顯示測量結果和波形等。各項參數的試驗結果如表1、表2和表3所示。

結語

設計中充分利用了單片機和FPGA的強大功能，用軟件代替了大量的硬件，簡化了系統的安裝和調試，采用多點FFT，使測量精度更高。測試各項指標均達到或高于設計要求。如果條件允許，外圍電路可制成印刷電路板，放大器可以選用性能更高但相對昂貴的芯片，如AD620，進一步減小誤差，提高測量精度。

系統在實現上述功能的同時，借助RS-232實現了系統與PC的通信，以VC實現虛擬的圖形化界面，可在PC上實時顯示網絡導納值以及其他相關的測量指標。

責任編輯：gt