作者：劉春平，安鶴男，熊水金

1 引言

第三代移動通信體制（3G），能夠提供從語音到數據的全方位業務［1，2］。CDMA2000的3G通信網絡主要由核心網（CN），CDMA2000基站控制器（BSC）和基站收發系統（BTS）構成。一個BSC可以帶若干基站，每個BTS可以帶若干扇區載頻，BTS通過A bis接口與BSC相連，BSC通過A1，A2，A5接口與移動交換中心（MSC）相連，而 BSC與BSC之間采用A3、A7接口，BSC和BTS構成接入網子系統BSS。要求系統時鐘與GPS或 GLONASS同步，當外同步失效時，系統本地時鐘維持以下指標8h以上：發射頻率容限優于±0.05×10 -6，導頻率時間校準誤差小于10ms，同基站所有CDMA信道時間誤差小于1ms，導頻信道至碼分信道的相位誤差不小于0.05rad。

2 系統時鐘同步方案

3GBTS時鐘同步系統主要向其它模塊提供以下時鐘信號：10MHz，用作測試儀器的參考時鐘要求頻率穩定度優于±0.05×10-6 ；2s（0.5Hz，整個系統的頻率基準要求頻率穩定度優于±0.05 ×10-6；16 fc（fc = 1.2288MHz），用作數字框內單板的I/O時鐘及其它時鐘的參考源。

為滿足以上要求，采用兩級時鐘鎖相環的方案。第一級鎖相環采用GPS秒脈沖作為參考頻率，采用軟件算法配合硬件鎖相生成控制電壓，控制恒溫晶振（OCXO）的振蕩頻率，產生10MHz信號；第二級鎖相環采用10MHz作為參考源，用硬鎖相的方法合成系統的其它時鐘，如16 fc和48 fc。系統2s基準信號用16 fc分頻而得，同時用GPS秒脈沖2分頻得到GPS_2s信號用于調整2s的相位，使其與GPS秒脈沖作再一次的相位校正。本地10MHz采用恒溫晶振，0~60℃溫度范圍內頻率穩定度為±0.01 ×10-6，老化率優于±0.0005×10-6 ，完全滿足協議要求的±0.05×10-6穩定度及8h的保持時間的要求。系統同步的兩級鎖相環方案見圖1所示，第一級主鎖相環GPS/GLONASS接收卡輸出標準秒信號與OCXO輸出10MHz信號通過EPLD數字鑒相器進行鑒相，輸出一個8bit的相差。CPU系統讀入相差值，通過一定的控制算法，輸出一個16bit的數字調諧電壓給D/A轉換器，D/A將其變成一個模擬量去控制OCXO頻率的變化。采用這種方案的好處是輸出頻率的長期穩定度由GPS標準秒信號保證，而短期穩定度取決于OCXO恒溫晶振。

3 數字鑒相器電路

數字鑒相器電路如圖2所示。其核心是一個位寬8bit的計數器，第二級鎖相環輸出的16 fc信號為計數脈沖，同時用16 fc 作為時鐘去采集GPS_1S信號的上升沿作為計數器的同步清零信號。Sclr信號同時還作為鑒相值的鎖存信號；計數器清零在鑒相值鎖存之后；PD_INT為鑒相中斷信號； PD_CLR_EN為軟件清零使能信號。實際工作過程是這樣的：在每一個GPS秒脈沖的上升沿將鑒相值鎖存，同時向CPU發出中斷請求，CPU響應中斷讀取鑒相值，Sclr信號同時還將計數器清零。

4 2S產生電路

本模塊產生BTS系統的基準時鐘2s信號，同時還產生0.1s提供給故障檢測電路。由于16f c是以GPS_1s信號為參考經過兩級鎖相環得到的時鐘，它綜合了GPS信號的長期穩定度和10M OCXO的短期穩定度，所以 2s信號由16 fc分頻獲取，而不是由GPS_1s經過2分頻直接得到。圖3為分頻器電路。由于將16 fc分頻為2s，分頻比達1.96608×10 7，因此采用一個位寬為26bit的計數器，對16f c 的上升沿計數，當同步置數端sload為“1”，則在下一個16 fc的上升沿將13893632置入計數器，當計數器計到53215231時，在16 fc的下降沿輸出一 個sload正脈沖，又將計數器置為13893632，重新開始計數。如此在計數器的最高數據位q25便可得到2S信號，在q21可得到0.1s信號。Sload除了由53215231檢測控制外，還可通過軟件控制，相差檢測控制。圖4 為2s和0.1s信號的仿真波形。

5 相差檢測控制電路

圖3電路輸出2s信號具有很高的穩定度，但為了防止發生相位漂移，設計了圖5所示的相位檢測控制電路。軟件控制信號soft_clr作為GPS_s信號的開關。當軟件輸出一個上升沿，則GPS_s信號通過一個2分頻后與2s信號異或，即檢測出二者的相位差，代表該相位差的正脈沖輸入一個 PHASE_ERR_DETECT模塊，即由16 fc信號對脈寬進行計數，當相位差大于規定的閾值時，輸出一個窄脈沖detout去控制圖6中的D觸發器，從而讓GPS_2s的上升沿信號輸出至圖3計數器的sload端重新控制對計數器的置數。如果相位差小于規定的閾值，則圖5電路不輸出控制脈沖，2s維持原來的相位。

圖6電路為一個GPS_2s的上升沿檢測電路和一個由detout控制的開關電路組成，同時控制輸出的sload 信號的脈寬為半個16 fc的周期。圖7為圖5和圖6電路的仿真波形。

6 結束語

本文給出了一種適用于CDMA2000 BTS時鐘同步的解決方案，主要給系統提供10MHz，2s，16 fc和48 fc等頻率的時鐘。該解決方案使輸出時鐘具有GPS/GLONASS接收信號的長期穩定性和由OCXO提供的短期穩定性，完全滿足CDMA2000協議所規定的同步精度。整個數字邏輯電路用一片ALTERA公司的EPM7256AETC100-5。該方案已在實際工程中運用。

責任編輯：gt