在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

探究愛Verilog HDL的時間尺度`timescale

電子工程師 ? 來源:FPGA設計論壇 ? 作者:FPGA設計論壇 ? 2021-06-01 09:55 ? 次閱讀

`timescale命令用來說明跟在該命令后的模塊的時間單位和時間精度。使用`timescale命令可以在同一個設計里包含采用了不同的時間單位的模塊。例如,一個設計中包含了兩個模塊,其中一個模塊的時間延遲單位為ns,另一個模塊的時間延遲單位為ps。EDA工具仍然可以對這個設計進行仿真測試。

`timescale 命令的格式如下:

`timescale《時間單位》/《時間精度》

在這條命令中,時間單位參量是用來定義模塊中仿真時間和延遲時間的基準單位的。時間精度參量是用來聲明該模塊的仿真時間的精確程度的,該參量被用來對延遲時間值進行取整操作(仿真前),因此該參量又可以被稱為取整精度。如果在同一個程序設計里,存在多個`timescale命令,則用最小的時間精度值來決定仿真的時間單位。另外時間精度至少要和時間單位一樣精確,時間精度值不能大于時間單位值。

在`timescale命令中,用于說明時間單位和時間精度參量值的數字必須是整數,其有效數字為1、10、100,單位為秒(s)、毫秒(ms)、微秒(us)、納秒(ns)、皮秒(ps)、毫皮秒(fs)。這幾種單位的意義說明見下表。

時間單位 定義

s 秒(1S)

千分之一秒(10-3S) ms

百萬分之一秒(10-6S) us

十億分之一秒(10-9S) ns

萬億分之一秒(10-12S) ps

千萬億分之一秒(10-15S) fs

下面舉例說明`timescale命令的用法。

[例1]:`timescale 1ns/1ps

在這個命令之后,模塊中所有的時間值都表示是1ns的整數倍。這是因為在`timescale命令中,定義了時間單位是1ns。模塊中的延遲時間可表達為帶三位小數的實型數,因為 `timescale命令定義時間精度為1ps.

[例2]:`timescale 10us/100ns

在這個例子中,`timescale命令定義后,模塊中時間值均為10us的整數倍。因為`timesacle 命令定義的時間單位是10us。延遲時間的最小分辨度為十分之一微秒(100ns),即延遲時間可表達為帶一位小數的實型數。

例3:`timescale 10ns/1ns

module test;

reg set;

parameter d=1.55;

initial

begin

#d set=0;

#d set=1;

end

endmodule

在這個例子中,`timescale命令定義了模塊test的時間單位為10ns、時間精度為1ns。因此在模塊test中,所有的時間值應為10ns的整數倍,且以1ns為時間精度。這樣經過取整操作,存在參數d中的延遲時間實際是16ns(即

1.6×10ns),這意味著在仿真時刻為16ns時寄存器set被賦值0,在仿真時刻為32ns時寄存器set被賦值1。仿真時刻值是按照以下的步驟來計算的。

1) 根據時間精度,參數d值被從1.55取整為1.6。

2) 因為時間單位是10ns,時間精度是1ns,所以延遲時間#d作為時間單位的整數倍為16ns。

3) EDA工具預定在仿真時刻為16ns的時候給寄存器set賦值0 (即語句 #d set=0;執行時刻),在仿真時刻為32ns的時候給寄存器set賦值1(即語句 #d set=1;執行時刻),

注意:如果在同一個設計里,多個模塊中用到的時間單位不同,需要用到以下的時間結構。

1) 用`timescale命令來聲明本模塊中所用到的時間單位和時間精度。

2) 用系統任務$printtimescale來輸出顯示一個模塊的時間單位和時間精度。

3) 用系統函數$time和$realtime及%t格式聲明來輸出顯示EDA工具記錄的時間信息

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5361

    瀏覽量

    120873
  • eda
    eda
    +關注

    關注

    71

    文章

    2777

    瀏覽量

    173542
  • 函數
    +關注

    關注

    3

    文章

    4344

    瀏覽量

    62843

原文標題:Verilog HDL 的時間尺度 `timescale

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧

    Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言(HDL),在ASIC設計中扮演著至關重要的角色。ASIC(Application Specific Integrated
    的頭像 發表于 12-17 09:52 ?220次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學習曲線較平緩。它支持結構化編程,代碼更直觀,易于
    的頭像 發表于 12-17 09:44 ?265次閱讀

    數字系統設計與Verilog HDL

    數字系統設計與Verilog HDL 1.兼職職位 ,不坐班,等待公司分配任務,時間自由 2.薪資: 200-5000不等可具體協商 3.要求:國內985/211院校在讀或畢業,或者國外前100的院校 4.英語水平:四級500+
    發表于 11-06 17:57

    Verilog硬件描述語言參考手冊

    一. 關于 IEEE 1364 標準二. Verilog簡介三. 語法總結四. 編寫Verilog HDL源代碼的標準五. 設計流程
    發表于 11-04 10:12 ?2次下載

    Verilog HDL的基礎知識

    本文繼續介紹Verilog HDL基礎知識,重點介紹賦值語句、阻塞與非阻塞、循環語句、同步與異步、函數與任務語法知識。
    的頭像 發表于 10-24 15:00 ?534次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>的基礎知識

    FPGA Verilog HDL代碼如何debug?

    ,共同進步。 歡迎加入FPGA技術微信交流群14群! 交流問題(一) Q:Verilog代碼如何debug?最近學習fpga,寫了不少verilog,開始思考如何debug的問題!c語言是順序執行,而
    發表于 09-24 19:16

    FPGA Verilog HDL有什么奇技巧?

    今天給大俠帶來在FPAG技術交流群里平時討論的問題答疑合集(九),以后還會多推出本系列,話不多說,上貨。 交流問題(一) Q:Verilog 有什么奇技淫巧? A:在 Verilog 中,以下這些
    發表于 09-12 19:10

    OPA858用TINA仿真的模型,怎樣讓讓波形顯示的視野更大一點?

    這個圖我將時間尺度調到很小才會慢慢發現波形,調大了,就是一片空白了,為什么調大了就看不到信號了。
    發表于 08-02 16:19

    FPGA設計中 Verilog HDL實現基本的圖像濾波處理仿真

    今天給大俠帶來FPGA設計中用Verilog HDL實現基本的圖像濾波處理仿真,話不多說,上貨。 1、用matlab代碼,準備好把圖片轉化成Vivado Simulator識別的格式,即每行一
    發表于 05-20 16:44

    有什么好用的verilog HDL編輯工具可用?

    有什么好用的verilog HDL編輯工具可用?最好能集成實時的verilog HDL語法檢測、自定義模塊識別觸發等功能,最好能夠免費;
    發表于 04-28 11:00

    verilog調用模塊端口對應方式

    Verilog是一種硬件描述語言(HDL),廣泛應用于數字電路設計和硬件驗證。在Verilog中,模塊是構建電路的基本單元,而模塊端口對應方式則用于描述模塊之間信號傳遞的方式。本文將介紹
    的頭像 發表于 02-23 10:20 ?1867次閱讀

    verilog function函數的用法

    Verilog 是一種硬件描述語言 (HDL),主要用于描述數字電子電路的行為和結構。在 Verilog 中,函數 (Function) 是一種用于執行特定任務并返回一個值的可重用代碼塊。函數在
    的頭像 發表于 02-22 15:49 ?5961次閱讀

    Verilog HDL數字集成電路設計方法概述

    電子發燒友網站提供《Verilog HDL數字集成電路設計方法概述.zip》資料免費下載
    發表于 02-03 09:27 ?2次下載

    通過HDL制作了一個4位計數組件VERILOG ,如何設置像這些標準組件這樣的API?

    我通過 HDL 制作了一個 4 位計數組件 VERILOG ,如何設置像這些標準組件這樣的 API? 例如 counter_writeCounter ()、counter_readCounter () 的命令。
    發表于 01-25 06:06

    #2024,立Flag了嘛? #spinal HDL的基本模塊結構

    ]):Unit = { SpinalVerilog(new Demo01)// 生成對應的Verilog HDL文件 } } 生成對應的Verilog HDL // Gener
    發表于 01-21 11:15
    主站蜘蛛池模板: 二级黄绝大片中国免费视频0| freesex性欧美重口| 天堂国产| 四虎影院最新地址| 色噜噜狠狠网站| 欧美色操| 韩国三级日本三级在线观看| 国产精品高清一区二区三区不卡 | 黄色大片网站| 亚洲狠狠狠一区二区三区| 美女扒开尿口给男人爽免费视频| 国产在播放一区| 性videofree极品另类| 色国产在线视频一区| 欧美+日本+国产+在线观看| 国内黄色一级片| 亚洲理论视频| 久久riav国产精品| 日本人69xxxxxxxx69| 免费在线亚洲| 午夜宅男在线视频| 女人张开腿让男人桶免费最新| 激情五月婷婷久久| 亚洲最新视频| 国产人人爱| 婷婷激情久久| 香蕉久久夜色精品国产小说| 欧美片欧美日韩国产综合片| 国产精品三级在线| 色戒真做gif动图| 免费视频网站在线看视频| 都市禁忌猎艳风流美妇| 日韩亚洲人成网站在线播放| 国产一级做a爰片久久毛片男| 午夜8050| 免费视频在线看| 亚洲综合情| 欧美激情91| 午夜国产片| 初恋视频黄色| 五月天婷婷电影|