在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FPGA器件實現EPON測試儀的應用設計

電子設計 ? 來源:光通信研究 ? 作者:符運生,陳雪,胡 ? 2021-06-17 14:57 ? 次閱讀

作者:符運生,陳雪,胡駿,王晨凌,劉冬

基于以太網的無源光網絡(EPON)是一種融合了以太網和無源光網絡(PON)優點的接入網技術,具有容量大、成本低、對IP業務支持好、技術成熟和維護簡單等優點,是未來實現FTTx的理想方案之一。目前EPON系統已在日本大規模應用,我國也有不少EPON系統投入商業應用。為使EPON能夠低成本、大規模地成功應用,不僅要求不同廠商的EPON光線路終端(OLT)和光網絡單元(ONU)設備能夠互通,而且需要方便有效地在EPON網絡開通前完成工程驗收,以及在EPON網絡運行過程中進行便捷的維護等。由于EPON點對多點的拓撲結構及其相應的上行時分多址接入(TDMA)方式,傳統的網絡測試設備都不能直接介入到EPON系統內部,只能通過EPON用戶側和網絡側接口進行相關測試,因此無法監測EPON內部運行狀況,不能對會影響互通的EPON相關協議進行測試分析。為此我們設計開發了EPON測試儀,以幫助運營商進行EPON組網前的設備互通測試和組網后的工程驗收和網絡維護。

1、系統簡介

EPON采用單纖雙向通信方式,為了觀測EPON的內部運行情況,我們在OLT與光分配網絡(ODN)主干光纖之間接入X型光耦合器,分出部分上行和下行光信號至EPON測試儀,以實現對上下行鏈路的監視,如圖1所示。

圖1EPON測試儀介入被測網絡的方式

EPON測試儀由硬件平臺和配套的軟件控制臺兩大部分組成,其中硬件平臺負責EPON協議幀和相關數據的采集處理以及與軟件控制臺的通信,軟件控制臺負責EPON相關協議分析、提供用戶界面和對硬件平臺的配置管理等。本文著重闡述EPON測試儀硬件平臺的設計與實現。

2、硬件平臺功能需求分析

EPON測試儀主要關注影響EPON互通和運維的EPON調和(RS)子層、多點MAC控制(MPCP)子層和運行管理維護(OAM)子層。其中RS子層定義了EPON的前導碼格式,它在原以太網前導碼的基礎上引入了邏輯鏈路標識(LLID)區分OLT與各個ONU的邏輯連接,并增加了對前導碼的8位循環冗余校驗(CRC8);MPCP子層負責ONU到OLT的注冊、上行方向TDMA機制的運行等;OAM子層則負責有關EPON網絡運維的功能。EPON參考模型如圖2所示。

圖2EPON參考模型

EPON測試儀的主要功能有兩個:幫助發現影響互通的原因和方便EPON網絡的管理維護。前一個功能主要是指它可以幫助分析ONU的注冊過程是否符合標準、注冊成功后上層OAM消息的交互和業務的互通是否存在問題等;后一個功能主要是指它可為網絡維護人員提供在線ONU的基本信息和鏈路參數的統計數據,以方便運營者對網絡的管理和故障定位。

根據EPON測試儀的功能要求和我們對EPON測試儀硬件平臺和軟件控制臺的功能分割,確定EPON測試儀硬件平臺功能需求如下:

(1)提取ONU注冊過程所涉及的幀。

(2)按配置的過濾條件采集非注冊過程MPCP幀和OAM幀。針對EPON的特點,過濾條件可為LLID、幀的前64字節內用戶自定義的6字節長關鍵字,或二者的“與/或”組合。考慮到協議幀流量、送往軟件控制臺前的封裝開銷、與控制臺接口的速率限制和實現復雜度等因素,支持最多64個LLID過濾條件,和兩組用戶自定義關鍵字,關鍵字支持精確到比特的掩碼配置。

(3)對采集到的EPON協議幀(MPCP/OAM幀)打上本地時鐘標簽,并標明是來自EPON上行還是下行鏈路。

(4)EPON前導碼校驗的差錯率統計,支持統計使能和統計數據上報周期的配置。

(5)基于最多256個LLID,對前導碼正確的EPON幀的業務流量和幀校驗序列(FCS)校驗結果進行統計,支持統計使能和統計數據上報周期的配置。

(6)采集到的EPON協議幀和統計信息被封裝到以太網幀后通過百兆以太網接口送軟件控制臺分析。

(7)硬件平臺的配置內容由軟件控制臺通過百兆接口下達,配置內容包括EPON協議幀的過濾條件、鏈路統計項的使能和上報周期、EPON協議幀和統計信息被封裝到以太網幀時的源地址/目的地址/類型(DA/SA/type)字段等,硬件平臺應支持向軟件控制臺返回配置確認幀。

3、硬件平臺的設計實現

3.1硬件總體結構

EPON測試儀硬件平臺的組成如圖3所示:

圖3EPON測試儀硬件平臺框圖

光接收模塊采用符合IEEE 802.3ah規范中1000Base-PX光接口要求的EPON光收發模塊,但只使用光接收部分。千兆以太網收發器芯片則采用商用芯片,它完成比特同步和串/并變換功能,然后將并行數據通過10比特接口(TBI)輸出給EPON測試儀核心功能現場可編程門陣列(FPGA)來處理。

核心功能FPGA完成底層硬件平臺的核心處理功能,包括EPON協議幀的采集、EPON鏈路參數統計和用戶配置等,綜合考慮這些功能對FPGA的資源需求、可擴展性和低成本要求,我們選擇的是Altera公司的stratix系列芯片。

百兆物理層(PHY)芯片采用的是VT6108S,它實現核心功能FPGA與軟件控制臺的接口功能。由于核心功能FPGA采集數據的峰值速率可達千兆速率,而輸出給控制臺時僅為百兆速率,故使用一個外部靜態存儲器(SRAM)實現輸出數據的緩存。

3.2核心功能的FPGA設計

3.2.1EPON協議幀的采集

圖4是上/下行協議幀采集框圖。千兆收發器芯片通過TBI接口將EPON上/下行鏈路的數據送給核心功能FPGA,FPGA以異步先入先出(FIFO)方式將接收到的數據同步到FPGA內部的125 MHz時鐘,然后進行8B/10B解碼,轉換為千兆比特媒質無關接口(GMII)格式的數據并恢復出各幀。

圖4上/下行協議幀采集框圖

經過EPON前導碼校驗和FCS校驗后,錯誤的幀將被丟棄。由于MPCP幀的type域為0x8808,OAM幀的type域為Ox8809,幀分類模塊據此篩選出MPCP/OAM幀送過濾模塊。

過濾模塊包括一個注冊過程提取模塊和一個用戶自定義過濾模塊。注冊過程提取模塊能夠根據LLID和幀內type/opcode字段篩選出所有的注冊過程幀,其余的幀送用戶自定義過濾模塊。用戶自定義過濾模塊支持按LLID過濾,或按用戶自定義幀內字段過濾,或按兩種過濾條件的“與/或”組合過濾,具體參數見硬件平臺功能需求分析。

由于硬件平臺與軟件控制臺的接口為百兆以太網口,故采集到的EPON協議幀(含EPON前導碼)需要先封裝到以太網幀再輸出給軟件控制臺,封裝時應盡量反映EPON協議幀的原始信息,如采集時間、來自EPON上行方向還是下行方向等,這些分別在timestamp域和flag域中標識,另外考慮到EPON幀封裝到以太網幀后的長度可能會超過以太網的最大傳輸單元(MTU),長度大于1 490字節的EPON協議幀將被分為2段封裝,有關分段的信息也包含在flag域。封裝格式見圖5。其中在subtype域標明以太網幀的凈荷部分為EPON協議幀。

圖5EPON協議幀的封裝

3.2.2EPON鏈路參數統計

我們對反映EPON鏈路性能最為關鍵的3類信息:EPON前導碼CRC8校驗的差錯率、各LLID對應幀的FCS校驗差錯率和各LLID對應的業務流量信息,進行了統計上報。

基于用戶對幾類統計數據的關注程度不同,底層支持對各類統計的使能和上報周期控制,在上報周期到達時刻,統計信息將被打包輸出。為了在數據輸出時仍能進行統計,我們使用了兩套統計模塊,當一套需要輸出統計信息時,則切換到另一套進行參數統計。

在EPON中,OAM消息均以TLV(Type Length Value)的格式承載,然后再被封裝到OAM幀中的data域,這種格式使得OAM消息具有很好的擴展性。在此我們借鑒了EPON OAM幀的封裝方式,統計數據將先被封裝到一個TLV中,在TLV頭部的type字段標明該TLV承載了哪類統計信息,通過length域標明該TLV的長度。在將TLV封裝到以太網幀時,仍使用了subtype字段來標識該以太網幀的凈荷部分為統計信息,flag域預留,封裝格式見圖6。

圖6統計信息的封裝格式

3.2.3配置解析

來自軟件控制臺的各種配置消息由配置解析模塊處理后,被送往相應模塊。用戶可配內容包括EPON協議幀的過濾條件、各鏈路統計項的使能和上報周期以及數據封裝到以太網幀時的DA/SA/type字段等。

考慮到與軟件控制臺的通信線路可靠性,當配置解析模塊收到一個沒有誤碼的配置消息后,它將產生一個包含該配置消息號和配置生效時間的確認幀告知控制臺,格式與統計幀類似。

3.2.4輸出控制

它將采集到的上下行EPON協議幀、統計信息幀和配置確認幀等幾路數據調度到外部的SRAM,然后控制它們輸出到百兆口,這通過對外部SRAM的讀寫來實現。

外部存儲器我們采用的是pipelined類型的零總線變換(ZBT)SRAM,其讀寫操作的切換不需要任何等待周期,因而總線利用率可達100%。SRAM的數據接口位寬為36 bit,而待寫入SRAM的各路數據位寬為9 bit(8 bit數據+1 bit幀包絡信息),這樣各路數據每4個時鐘分別往SRAM寫一次36 bit位寬數據即可實現線速存儲。為此將SRAM劃分為3個獨立的存儲區,并將讀寫時隙分配如下:第1個時鐘周期可往SRAM的存儲1區寫EPON上行協議幀,第2個時鐘周期可往SRAM的存儲2區寫EPON下行協議幀,第3個時鐘周期可往SRAM的存儲3區寫統計信息幀和配置確認幀,第4個時鐘周期可從SRAM讀出數據,從某一塊存儲區讀出完整一幀后即切換到讀另一塊存儲區。

3.3測試結果

我們在北京格林威爾科技發展有限公司的EPON系統上進行了實際測試。所研發的EPON測試儀能夠提取ONU注冊過程中涉及到的所有幀;當收到控制臺配置的過濾條件時,它將向控制臺返回一個確認消息,然后按照配置的過濾條件提取特定MPCP/OAM幀;可對幾類鏈路參數中的某一類或全部進行統計,并可獨立配置各類統計數據的上報周期;所有送往控制臺的數據均按設定格式封裝到以太網幀。此外我們還對EPON測試儀硬件平臺支持的參數進行了測試,測試結果表明,各項功能和性能指標均與設計要求相符。

4、結束語

本文說明了研究開發EPON測試儀的意義,簡要描述了其功能結構,并著重闡述了其硬件平臺的FPGA設計與實現。EPON測試儀可以有效地幫助網絡運營商進行設備互通測試、工程驗收和網絡運維等。

責任編輯:gt

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21736

    瀏覽量

    603387
  • 以太網
    +關注

    關注

    40

    文章

    5425

    瀏覽量

    171723
收藏 人收藏

    評論

    相關推薦

    液晶電視屏幕測試儀是如何實現

    有沒有人知道液晶電視屏幕測試儀是怎么實現的?是用fpga做的還是其他專用芯片,求解答
    發表于 01-22 11:45

    求大神分享一種高速突發模式誤碼測試儀FPGA實現方案

    求大神分享一種高速突發模式誤碼測試儀FPGA實現方案
    發表于 04-29 06:58

    基于FPGA的RS485接口誤碼測試儀的設計怎么實現

    本文即介紹了一種基于FPGA的RS485接口誤碼測試儀的設計和實現。該設計具有系統簡單、功能可靠、接口獨特等特點,并且增加了傳統誤碼測試儀所沒有的測量系統傳輸延時的功能。
    發表于 05-06 06:53

    求一種基于FPGA的誤碼率測試儀的方案

    本文提出了一種基于FPGA的誤碼率測試儀的方案,使用一片Altera公司的Cyclone系列的FPGA(EP1C6-144T)及相關的外圍電路,實現誤碼
    發表于 05-08 06:13

    如何去實現EPON測試儀硬件平臺的設計?

    開發EPON測試儀有什么意義?EPON測試儀的功能結構是怎樣構成的?如何去實現EPON
    發表于 05-27 06:36

    基于電路板維修測試儀軟件系統的實現

    本文介紹了基于測試儀在Windows 98 下實現電路板維修測試儀軟件系統的原理、方法和技術。我們著重介紹了器件功能表的邏輯編程、測試邏輯和
    發表于 08-03 11:40 ?39次下載

    基于USB接口的通用測試儀的設計與實現

    基于USB接口的通用測試儀的設計與實現 隨著片上系統(SoC,System on Chip)時代的到來,包括復雜可編程邏輯器件(CPLD,Complex ProgrammableLogic Devi(e)和現場
    發表于 11-12 10:18 ?1138次閱讀
    基于USB接口的通用<b class='flag-5'>測試儀</b>的設計與<b class='flag-5'>實現</b>

    基于FPGA的智能誤碼測試儀

    基于FPGA的智能誤碼測試儀 ?實際工作中,常常需要誤碼測試多種信道。但是目前市面上所銷售的誤碼大多只能
    發表于 12-19 17:45 ?1181次閱讀
    基于<b class='flag-5'>FPGA</b>的智能誤碼<b class='flag-5'>測試儀</b>

    基于FPGA的新型誤碼測試儀的設計與實現

    基于FPGA的新型誤碼測試儀的設計與實現 本文設計實現了一種用于測量基帶傳輸信道的誤碼,闡述了主要模塊的工作原理,提出了一種新的積分鑒相
    發表于 02-09 10:42 ?957次閱讀
    基于<b class='flag-5'>FPGA</b>的新型誤碼<b class='flag-5'>測試儀</b>的設計與<b class='flag-5'>實現</b>

    基于FPGA的高速誤碼測試儀的設計

    誤碼測試儀是檢測通信系統可靠性的重要設備。傳統的誤碼測試儀基于CPLD和CPU協同工作,不僅結構復雜,價格昂貴,而且不方便攜帶。基于FPGA的高速誤碼測試儀,采用
    發表于 05-06 16:03 ?42次下載
    基于<b class='flag-5'>FPGA</b>的高速誤碼<b class='flag-5'>測試儀</b>的設計

    數字電容測試儀實現方案

    本次課程設計的內容是獨立完成一個數字電容測試儀的設計,采用EWB電路仿真設計軟件完成數字電容測試儀電路的設計及仿真調試,在微機上仿真實現數字電容測試儀的設計。
    發表于 09-27 17:07 ?98次下載
    數字電容<b class='flag-5'>測試儀</b><b class='flag-5'>實現</b>方案

    耐壓測試儀原理_耐壓測試儀結構組成

    本文首先介紹了耐壓測試儀原理,其次闡述了耐壓測試儀結構組成,最后闡述了耐壓測試儀測試時間。
    發表于 12-19 10:23 ?7715次閱讀

    基于DDS和FPGA器件實現頻率特性測試儀的設計

    在電路測試中。常常需要測試頻率特性。電路的頻率特性體現了放大器的放大性能與輸入信號頻率之間的關系。頻率特性測試儀是顯示被測電路幅頻、相頻特性曲線的測量儀器。在此,采用集成的直接數字合成器(DDS)AD985l,現場可編程門陣列(
    發表于 08-05 15:01 ?1355次閱讀
    基于DDS和<b class='flag-5'>FPGA</b><b class='flag-5'>器件</b><b class='flag-5'>實現</b>頻率特性<b class='flag-5'>測試儀</b>的設計

    基于51內核和FPGA器件實現便攜式幅頻特性測試儀的應用方案

    測試儀的研制主要有三種技術途徑:(1)采用單片機作為主控芯片,通過軟件編程方式實現部分硬件功能,這種方案可以有效降低系統的復雜度,但在實時性上不盡人意。
    的頭像 發表于 08-28 09:51 ?2847次閱讀
    基于51內核和<b class='flag-5'>FPGA</b><b class='flag-5'>器件</b><b class='flag-5'>實現</b>便攜式幅頻特性<b class='flag-5'>測試儀</b>的應用方案

    韌性測試儀詳解

    韌性測試儀的研發制造也是需要根據標準要求來的,不同類型的針檢驗其韌性性能的原理會有所不同,因此韌性測試儀只是注射針韌性測試儀、縫合針韌性測試儀、麻醉針韌性
    的頭像 發表于 04-09 10:15 ?1543次閱讀
    韌性<b class='flag-5'>測試儀</b>詳解
    主站蜘蛛池模板: 3344在线观看永久免费| 精品伊人久久大香线蕉网站| 黄色一级一毛片| 手机在线观看一级午夜片| 免费看啪| 色妞在线| 最新午夜| 手机看片免费福利| 亚洲福利视频一区二区| 超刺激gay腐文h文| 美女教师一级毛片| 免费一级毛片在线播放不收费| 日本一级成人毛片免费观看| 青草青青视频| 手机看片久久| 综合色婷婷| 国产精品黄网站免费进入| 干干干操操操| 四虎永久在线精品| 亚洲影视自拍揄拍愉拍| 午夜性视频播放免费视频| 欧美性video精品| 免费午夜在线视频| 亚洲精品电影天堂网| 成人的天堂视频一区二区三区| 免费观看激色视频网站bd| 三级理论在线观看| 精品视频卡1卡2卡3| 国产精品久久精品福利网站| 特级毛片免费视频观看| 窝窝午夜看片免费视频| 99久久国产免费 - 99久久国产免费| 久久综合欧美成人| 2019天天操| 欧美人与动性行为网站免费| 尻逼久久| 色综合天天综合中文网| 天天干天天操天天添| 亚洲精品福利你懂| 午夜免费剧场| 夜色成人网|