在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

要實現CDC驗證標準,ASIC開發團隊將會面臨哪些挑戰

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2022-03-21 12:12 ? 次閱讀

在多個第三方IP核、外部接口和低功耗設計驅動下,數十億門級的專用集成電路(ASIC)已具備幾十甚至數百個異步時鐘域,而要解決跨時鐘域(CDC)問題,RTL仿真和靜態時序分析(STA)都不是最理想的解決方案。

對數字開發者而言,CDC問題主要源于以下四種常見的跨時鐘域場景。

如果沒有合適的時鐘同步器,由異步時鐘域之間的抖動引起的亞穩態可能會導致功能故障。此外,設計中還存在更復雜的路徑和場景,例如多條同步后的路徑經過組合邏輯匯聚在一起可能會由于同步器的不確定性而導致時序不匹配。此類缺陷通常無法在流片前解決,因此出錯后可能會導致芯片設計返工,從而付出高昂的代價!

CDC驗證是流片前的關鍵簽核標準。那么要實現這一標準,ASIC開發團隊將會面臨哪些挑戰呢?

周轉時間

CDC違規清零是芯片簽核的必要條件。

解決CDC問題的難度與芯片的設計規模成正比。在數十億門級的ASIC設計中可能存在數百個異步時鐘和數百萬個跨異步路徑。開發者通常需要消耗萬億字節內存,并花費數天時間才能完成全芯片的扁平級CDC分析。在此過程中,周轉時間非常重要。

在進行CDC分析時,開發者們可采取自下而上的分層分析法,就像進行綜合和靜態時序分析那樣,每次分析一個模塊,逐個模塊解決CDC錯誤。在向上一個層級移動的過程中,開發者們可以用抽象的CDC模型替換CDC違例已經清理干凈的模塊。這一模型將只包含與上一層相關的時鐘路徑,而不考慮所有內部跨異步路徑,每清理完一個層級,就會繼續進行下一層級的CDC清理,以此類推。

通過這種方式,CDC分析可左移到開發流程的早期階段,而無需等到流片前才完成。如果在臨近流片時還在修復CDC錯誤,會對設計造成極大的破壞性,代價極其高昂!

新思科技VC SpyGlass CDC擁有CDC簽核以及層次化驗證流程,采用高效的分層方法,在不改變結果質量(QoR)的情況下,減少了內存需求,將周轉時間提高至少3倍。

誤報問題

CDC分析的另一個重大挑戰是誤報問題。

當設計中有數以百萬計的CDC跨異步路徑時,出現的違例數量也會非常龐大,那么要確定問題究竟出在哪就會如同大海撈針一般,非常困難,這就導致開發者可能會遺漏一些十分重要的CDC違例從而沒有進行bug修復。因此,對于大型ASIC開發者來說,CDC分析十分棘手。

幸運的是,數據科學為我們提供了解題思路──機器學習(ML)技術可以成為解決這一問題的關鍵。ML技術可以根據問題根源對違例行為進行分類,我們會發現,很多違例行為都可以歸因為同一個問題,且歸類的前五大問題幾乎可以覆蓋95%以上的違例行為,只要解決這五大問題,就可以極大減少違例誤報,對開發者來說,發現并解決剩余5%的問題也將容易不少。

VC SpyGlass CDC通過采用ML技術對違例誤報執行根本原因分析(RCA)來解決誤報問題。這種ML RCA方法不僅可以分門別類地識別違例,還可以通過調試線索提示根本原因,助力開發者高效找到解決方案。例如,由于缺少同步機制,開發者們可以通過更改RTL來糾錯,但更常規的做法是對CDC約束文件進行優化或補充。這種約束優化過程能夠快速迭代,大幅減少違例行為,并快速識別需要在設計中修復的真正的CDC問題。

約束是否正確

CDC分析是由約束驅動的,約束由開發者編寫,不正確的約束可能會導致不正確的CDC分析,比如約束錯誤可能會導致真正的CDC違例沒有被發現,因此沒有被修復并最終導致流片失敗。當芯片設計中需要輸入約束文件(如新思科技設計約束(SDC)文件)時,檢查這些輸入文件的正確性至關重要。確保這些約束文件正確的方法之一是將約束轉化為斷言并把他們放到動態仿真環境里去驗證。這種方法將為開發者們提供更高級別的約束驗證。

豁免是否正確

除約束外,還可以運用違例豁免?;砻庖彩荂DC分析工作流所需的輸入文件,通過分析手動生成。錯誤地運用豁免可能會導致CDC的真實錯誤被掩蓋。即使豁免最初是正確的,但為解決功能或性能問題,開發者也可能需要修改RTL或網表ECO。在這種情況下,開發者需要對豁免進行核查,因為之前有效的條件可能不再成立。

更困難的收斂問題

大多數CDC問題都可以進行靜態結構性分析,但在某些情況下動態分析也是有必要的,比如在設計中存在很復雜的匯聚問題,尤其是時序匯聚深度很深并且工具默認檢查深度不夠的話,就會遺漏這類問題。

所以比較好的解決辦法是使用亞穩態注入進行仿真。VC SpyGlass CDC將生成亞穩態模型的CDC數據庫,該數據庫將在仿真運行時動態注入隨機抖動。

新思科技的VCS仿真可在運行時進行本地數據庫讀取,新思科技的Verdi自動調試系統可以對故障進行調試,并對亞穩態注入信號進行監控,生成覆蓋率報告注入了多少次亞穩態抖動。

處理第三方IP核

大多數數十億門級ASIC會集成多個第三方IP核,這些IP核可能提供了CDC約束,但沒有提供簽核CDC抽象模型。開發者們肯定不希望對所有IP核都進行扁平化CDC分析,因此開發者們可以針對IP生成其對應的SAM 抽象模型并把它集成到頂層的CDC驗證流程。

調試效率

與驗證一樣,調試工具的有效性也會極大地影響開發者的工作效率。以CDC調試為例,最有效的解決方案是將良好的圖形可視化與波形分析相結合。此外,熟悉的調試環境和在多個驗證平臺使用統一的調試工具對開發者來說也十分重要。新思科技的Verdi調試器能夠確??缙脚_一致性,提高CDC的調試效率。

如何處理MBIST

最后一個要考慮的問題是如何處理MBIST插入。

MBIST通常在產品開發生命周期要結束時完成,可能占最終設計總邏輯的3%左右。MBIST的插入可能會導致芯片設計中CDC跨異步路徑大幅增加。這一點在流片前的CDC簽核過程中一定不能忽略。開發者們可以先單獨對MBIST做CDC分析,清理CDC違例,之后再插入MBIST,從而減少設計迭代。

結 語

VC SpyGlass CDC是新思科技在Verification Continuum平臺上集成的靜態分析解決方案之一,可提供全面的CDC簽核方法,實現高效能、大容量和高調試效率。該方法原生地與VCS仿真工具等其他工具協同工作,并通過與Verdi調試器集成為開發者們提供高效的調試體驗。

原文標題:CDC驗證:數十億門級ASIC設計的最大挑戰之一

文章出處:【微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    51018

    瀏覽量

    425331
  • 集成電路
    +關注

    關注

    5390

    文章

    11588

    瀏覽量

    362498
  • asic
    +關注

    關注

    34

    文章

    1205

    瀏覽量

    120600

原文標題:CDC驗證:數十億門級ASIC設計的最大挑戰之一

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    英偉達組建ASIC團隊,挖掘臺灣設計服務人才

    芯片戰線。 據了解,英偉達此次挖腳行動的目標非常明確,即尋找具有豐富經驗和專業技能的設計服務人才。這些人才將加入英偉達的ASIC團隊,共同研發具有更高性能和更低功耗的AI芯片。 通過組建ASIC
    的頭像 發表于 01-03 14:39 ?222次閱讀

    蘋果無邊框OLED iPhone開發面臨挑戰

    的iPhone,但最新的消息顯示,這一時間表可能會面臨挑戰。 據消息人士透露,蘋果目前還未能與韓國顯示面板制造商就無邊框OLED面板的技術細節達成一致。這意味著,盡管蘋果有著強烈的愿望在2026年推出配備此類面板的iPhone,但實際的推出時間可能會受到技術討論進展的影響
    的頭像 發表于 12-27 11:32 ?350次閱讀

    機器視覺面臨挑戰及其解決方法

    機器視覺是指使用計算機和圖像處理技術從圖像中提取信息,并將其轉換為機器可理解的格式。這種方法已經被廣泛應用于自動化生產、質量控制、測量和檢測等領域。然而,機器視覺仍然面臨著一些挑戰,需要采取相應
    的頭像 發表于 11-11 01:03 ?327次閱讀

    需求管理工具Jama Connect:與Jira/Slack/GitHub無縫集成,一站式解決復雜產品開發中的協作難題

    在產品和軟件開發的動態世界中,有效協作是成功的關鍵。然而,團隊往往面臨著阻礙進步和創新的重大挑戰。了解這些挑戰并找到強有力的解決方案,對于
    的頭像 發表于 10-08 14:54 ?161次閱讀
    需求管理工具Jama Connect:與Jira/Slack/GitHub無縫集成,一站式解決復雜產品<b class='flag-5'>開發</b>中的協作難題

    快速部署原型驗證:從子卡到調試的全方位優化

    夠順利移植到最終芯片上,并完成"bring-up"(即系統啟動并正常運行),成為了開發團隊面臨的一個重要挑戰。為了實現這一目標,雖然原型
    的頭像 發表于 09-30 08:04 ?678次閱讀
    快速部署原型<b class='flag-5'>驗證</b>:從子卡到調試的全方位優化

    康謀分享 | 在基于場景的AD/ADAS驗證過程中,識別挑戰性場景!

    基于場景的驗證是AD/ADAS系統開發過程中的重要步驟,然而面對海量駕駛記錄數據時,如何實現自動且高效地識別、分類和提取駕駛記錄中的挑戰性場景?本文康謀為您介紹IVEX軟件識別
    的頭像 發表于 08-28 10:16 ?1118次閱讀
    康謀分享 | 在基于場景的AD/ADAS<b class='flag-5'>驗證</b>過程中,識別<b class='flag-5'>挑戰</b>性場景!

    安森美圖像傳感器開發工具DevWareX介紹

    在配置、控制和驗證圖像傳感器的過程中,開發者可能會面臨一系列挑戰。為此,安森美(onsemi)提供了一款強大的多功能工具DevWareX,旨在幫助
    的頭像 發表于 08-20 16:47 ?478次閱讀
    安森美圖像傳感器<b class='flag-5'>開發</b>工具DevWareX介紹

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰的任務!

    本系列文章從數字芯片設計項目技術總監的角度出發,介紹了如何將芯片的產品定義與設計和驗證規劃進行結合,詳細講述了在FPGA上使用IP核來開發ASIC原型項目時,必須認真考慮的一些問題。文章從介紹
    的頭像 發表于 08-10 17:13 ?848次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到FPGA上——更新概念并推動改變以完成充滿<b class='flag-5'>挑戰</b>的任務!

    請問如何安裝Espressif CDC Device驅動?

    S3的開發板,用usb連接電腦后提示安裝Espressif CDC Device驅動,Windows7系統,請問如何安裝該驅動?
    發表于 07-01 08:01

    如何實現ESP32-S2 CDC與PC端的通信?

    CDC數據包完全沒有。 目前S2 USB OTG的資料實在太少,不知道到底如何實現S2 CDC與PC端的通信
    發表于 06-25 08:29

    ESP32-C3調試USB CDC-ACM,不希望putchar后邊必須跟上換行符\"n\",怎么實現?

    2. ESP32C3的USB口只可作為JTAG和CDC-ACM, CDC-ACM在上電進入SPI-Flash燒錄模式時可作為燒錄串口, 在上電進入正常模式下可作為標準Unix Console控制臺
    發表于 06-18 06:46

    大規模 SoC 原型驗證面臨哪些技術挑戰?

    引言隨著電子設計自動化(EDA)驗證工具的重要性日益增加,開發者們開始尋求減少流片成本和縮短開發周期的方法。其中,使用可編程邏輯芯片(FPGA)來構建有效的驗證流程成為一種流行的解決方
    的頭像 發表于 06-06 08:23 ?1204次閱讀
    大規模 SoC 原型<b class='flag-5'>驗證</b><b class='flag-5'>面臨</b>哪些技術<b class='flag-5'>挑戰</b>?

    全光網應用面臨挑戰

    盡管全光網絡具有諸多優勢和廣闊的應用前景,但在實際應用中仍然面臨一些挑戰,例如: 成本挑戰:全光網絡的建設和維護成本相對較高,包括光纖敷設、光交換設備和光傳輸設備等硬件設備的采購和維護成本。特別是在
    的頭像 發表于 05-09 11:03 ?608次閱讀

    BYO、FPGA開發板與商用,一文詳解各類原型驗證

    幾十年來,數字芯片設計復雜度不斷攀升,使芯片驗證面臨資金與時間的巨大挑戰。在早期,開發者為了驗證芯片設計是否符合預期目標,不得不依賴于耗時的
    的頭像 發表于 04-02 08:22 ?629次閱讀
    BYO、FPGA<b class='flag-5'>開發</b>板與商用,一文詳解各類原型<b class='flag-5'>驗證</b>

    到底什么是ASIC和FPGA?

    提供的門電路規模足夠大,通過編程,就能夠實現任意ASIC的邏輯功能。 FPGA開發套件,中間那個是FPGA芯片 我們再看看FPGA的發展歷程。 FPGA是在PAL(可編程
    發表于 01-23 19:08
    主站蜘蛛池模板: 天天综合色网| 国产亚洲新品一区二区| 亚洲理论在线观看| 色多多官网| 她也啪97在线视频| 日本免费一区二区在线观看| 激情五月激情综合网| www在线播放| 老色鬼久久综合第一| 四虎永久在线精品免费影视 | 97成人在线视频| 午夜高清免费在线观看| 操碰人人| 夜夜夜夜夜操| 影音先锋五月天| 天天操天天射天天操| 久久99精品福利久久久| 视频h在线| 亚洲毛片免费在线观看| 午夜cao| 九色愉拍自拍| 全亚洲最大的777io影院| 日本一区免费在线观看| 亚洲国产成人久久99精品| 李老汉的性生生活1全部| 在线a免费| 高清一区二区| 天堂伊人| 天堂网址| 免费一级网站| 国产单男| 777国产精品永久免费观看| 天天射天天干天天| 私色综合网| 欧美又粗又硬又大久久久| 天天爆操| 亚洲成a人片77777潘金莲| 黄视频网站观看| 亚洲性色成人| 五月婷丁香| 六月婷婷在线观看|