CMOS圖像傳感器是近些年發展較快的一種新型圖像傳感器。CMOS圖像傳感器具有體積小、成本低、重量輕、功耗低、易于控制等優點，已經廣泛應用于各種圖像采集系統中。機載CMOS成像系統是基于CMOS圖像傳感器的一種適用于機載應用環境的圖像采集系統。可有效解決機載復雜環境下常規工業相機的各種缺陷和應用問題，滿足市場的應用需求。FPGA邏輯設計是車載CMOS成像系統的關鍵設計，本文將探討關于的CMOS圖像傳感器的FPGA邏輯設計。

什么是FPGA邏輯設計？

FPGA邏輯設計是本成像系統的工作重點，針對選用的CMOS傳感器的技術特點，對各個功能模塊進行了設計和優化。FPGA的邏輯設計實現了CMOS傳感器的數據采集、圖像處理、接口變換等邏輯功能。

FPGA邏輯設計的實現

（1）圖像采集邏輯設計。圖像采集邏輯設計主要包括CMOS圖像傳感器的驅動設計和傳感器原始輸出數據的采集與轉換設計。圖像采集邏輯設計流程框圖如圖1所示。

圖1圖像采集邏輯設計流程框圖

SPI通訊模塊Spi_fast_com完成對CMOS的初始化配置，選用了4000×3000矩陣的輸出模式，輸出10位的LVDS數據。通過Sensor_deser傳感器數據采集模塊，實現數據流的串行移位解碼［3］，產生同步控制信號和8路的10bit數據流，數據采集部分包括了LVDS解碼、解串訓練、同步發生、通道變換等邏輯設計。數據轉換中，Binning變換主要實現對傳感器數據的均值處理和分辨率調整，圖2為Binning算法的基本原理示意。

圖2Binning算法原理示意圖

Tap4to1變換主要實現4行數據（500點）到標準行長度（2000點）的合并。Bayer變換主要實現Bayer數據域到RGB數據域的轉換。由于Bayer數據域中，每個像素單元僅采集單個顏色數據（R，B，Gr/Gb），Bayer變換過程中，使用臨近像素單元的其他分量進行近似替代，根據不同的中心坐標，選用不同的替代模板。

（2）圖像處理邏輯設計。圖像處理邏輯設計主要完成對采集后數據的圖像處理，涉及的圖像處理算法包括：數字增益、色彩增強、自動白平衡、Gamma校正、顏色/灰度統計、中值濾波、亮度/對比度增強、圖像裁剪、圖像縮放。圖3為圖像處理邏輯設計流程框圖。

圖3圖像處理邏輯設計流程框圖

各個圖像處理算法均采用流水線式設計，合理優化算法結構，降低資源占用，保證了圖像處理算法的實時性。針對流程中的圖像縮放需求，設計了不依托外部存儲單元的圖像縮放核（基于內部行buffer結構），有效縮小系統硬件規模。

（3）圖像接口邏輯設計。圖像接口邏輯設計包括高清數字DVI接口和標清模擬PAL接口的邏輯驅動設計，實現成像系統最終顯示畫面的輸出。對于數字DVI接口，需要產生標準的1080P數字信號，邏輯設計包括DDR2的多端口橋接設計和DVI驅動控制設計［5］。圖4（a）為DVI接口數據流發生示意圖。

圖4接口數據流設計流程框圖

DVI的同步發生模塊控制數據流的同步時序，從DDR2緩存區中讀取相應區域的數據，數據流發生模塊接收數據后，同步生成DE、HS、VS等同步信號，產生標準的DVI視頻流。經DVI編碼電路編碼后，產生標準DVI輸出。對于模擬PAL接口，需對逐行的RGB數據進行轉換，按PAL制式輸出視頻流。采用DDR2緩存（P2I轉換）+PAL數據處理的純邏輯方案，實現輸出數據流的重構。邏輯設計主要包括多端口DDR2讀寫橋接設計和PAL驅動控制設計。基本設計框圖如圖4（b）。相比數字視頻輸出顯示的DDR2操作，PAL制式輸出視頻流在DDR2讀出操作上有所差別。

（4）自動曝光邏輯設計。在不同環境照度下，成像系統需要控制不同的曝光時間并調節增益系數，以獲取合適的圖像數據。自動曝光與增益算法即系統對曝光和增益的控制算法，對算法進行了設計開發，對全場景進行了區域分割，分別進行信息統計，算法能夠根據場景的統計結果自動完成調整。圖5為自動曝光和增益的基本原理圖。

圖5自動曝光和增益的基本原理圖

自動曝光、增益算法總的調節過程可描述為：需要降亮度時，先調增益，再調曝光時間；提高亮度時，先調曝光時間，再調增益。

小結：

將來些年內，基于CMOS圖像傳感器的影像產品將達到50%以上，很有可能到時CMOS圖像傳感器將取代CCD而成為行業市場的新寵。由此可見，CMOS攝像機的市場前景非常廣闊。CMOS圖像傳感器還可應用于數字靜態攝像機和醫用小型攝像機等。