在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA中HP/HR/HD Bank的應(yīng)用

FPGA技術(shù)江湖 ? 來(lái)源:FPGA技術(shù)江湖 ? 作者:FPGA技術(shù)江湖 ? 2022-04-07 11:57 ? 次閱讀

在開(kāi)發(fā)FPGA綁定管腳時(shí),經(jīng)常會(huì)看到HP Bank、HR Bank和HD Bank,它們分別是什么意思?分別可以適用于哪些應(yīng)用個(gè)???

首先我們要明確一點(diǎn),這幾個(gè)概念都是在7系列之后才有的,其中7系列的FPGA中有HP Bank和HR Bank,UltraScale FPGA有HP Bank、HR Bank和HD Bank,但并不是一個(gè)FPGA中會(huì)同時(shí)包含HP/HR/HD Bank。

HP:High Performance

HR:High Range

HD:High Density

HP Bank,從名字就可以看出來(lái),應(yīng)用于高性能也就是速度比較高的場(chǎng)景,比如DDR或者其它高速差分總線(不是gtx),由于速率比較高,Bank電壓最高也只能到1.8V。

HR Bank表示支持wider range of I/O standards,最高能夠支持到3.3V的電壓。

HD Bank應(yīng)用于低速I(mǎi)/O的場(chǎng)景,最高速率限制在250M以內(nèi),最高電壓也是支持到3.3V

Kintex UltraScale 和Virtex UltraScale中有HP Bank和HR Bank,Virtex UltraScale+系列中只有HP Bank,Zynq UltraScale+ MPSoC 和Kintex UltraScale+ 系列包含HP和HR Bank。

由于應(yīng)用場(chǎng)景不同,支持的IO原語(yǔ)也有差異,下圖是7系列FPGA HP Bank和HR Bank支持的特性:

FPGA中HP/HR/HD Bank的應(yīng)用

FPGA中HP/HR/HD Bank的應(yīng)用

下圖是UltraScale系列FPGA HP Bank和HR Bank支持的特性:

FPGA中HP/HR/HD Bank的應(yīng)用

FPGA中HP/HR/HD Bank的應(yīng)用

HD Bank由于相對(duì)特殊一些,單獨(dú)列了出來(lái):

FPGA中HP/HR/HD Bank的應(yīng)用

FPGA中HP/HR/HD Bank的應(yīng)用

在UG575中也可以看到不同的FPGA中HR、HP和HD Bank的IO數(shù)量:

FPGA中HP/HR/HD Bank的應(yīng)用

這里我們講到了7系列和UltraScale系列,就順便提一下UltraScale系列相對(duì)7系列的新的feature:

FPGA中HP/HR/HD Bank的應(yīng)用

原文標(biāo)題:Xilinx FPGA中HP HR HD bank分別是什么用途

文章出處:【微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21753

    瀏覽量

    604184
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5613

    瀏覽量

    115940
  • bank
    +關(guān)注

    關(guān)注

    0

    文章

    16

    瀏覽量

    14860

原文標(biāo)題:Xilinx FPGA中HP HR HD bank分別是什么用途

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    【關(guān)于 FPGA里面bank的問(wèn)題】

    發(fā)燒友你們好,菜鳥(niǎo)想問(wèn)問(wèn),在FPGA里面的bank,分為HR bankHP bank,分別有什
    發(fā)表于 09-04 10:13

    是否有可能不為7系列FPGA上的HP/HR庫(kù)供電?

    嗨!是否有可能不為7系列FPGA上的HP / HR庫(kù)供電? GTX怎么樣?
    發(fā)表于 03-18 07:46

    HP Bank如何連接PCI?

    嗨,我正在使用XC7VX330T-2FFG1761I開(kāi)發(fā)一個(gè)新程序。該設(shè)備包含650個(gè)HP IO和50個(gè)HR IO。當(dāng)我嘗試連接PCI本地總線時(shí),HR IO編號(hào)是不夠的。有什么好主意可以解決這個(gè)問(wèn)題嗎?TKS提前。
    發(fā)表于 07-23 10:32

    可以直接將時(shí)鐘緩沖器的輸出連接到HR庫(kù)嗎?

    用它。時(shí)鐘連接到Artix-7上HR bank的CC引腳,VCCO = 1.8V。由于HR bank僅支持LVDS_25,需要VCCO為2
    發(fā)表于 07-24 15:16

    7系列FPGA HR bank IO如何與DDR3連接?

    嗨論壇社區(qū),我使用的是XC7K420T-2FFG1156 7系列FPGA,這里所有的銀行都是HR銀行。我想將4 GB DDR3連接到FPGA。我提到了xilinx EVM套件,其中DDR3與H
    發(fā)表于 08-25 07:48

    HR / HP bank的7系列LVDS輸入延遲的解決辦法?

    嗨,我正在研究Kinte-7數(shù)據(jù)表,我在下面找到了有關(guān)HR / HP銀行輸入延遲的事實(shí)。這些數(shù)字摘自ds182_Kintex_7_datasheet.pdf我想知道為什么人力資源銀行延遲低于惠普銀行
    發(fā)表于 08-26 14:43

    Xilinx7系列IO實(shí)現(xiàn)差分信號(hào)

    ,支持最大1.8V的I/O信號(hào),HR主要為了支持更廣泛的I/O標(biāo)準(zhǔn),支持最大3.3V的I/O信號(hào)?! ilinx 7系列FPGAHRHP ba
    發(fā)表于 12-23 17:17

    XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接

    XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx 7 series FPGAs are classified
    發(fā)表于 01-26 18:47 ?75次下載

    DCI是什么?Xilinx 7系列FPGAHP bank都支持DCI

    Xilinx 7系列FPGAHP bank都支持DCI,目的是在高速單板信號(hào)傳輸中保持信號(hào)完整性,減少反射等因素影響,那么DCI是什么?digitally controlled impedance
    發(fā)表于 06-27 09:11 ?2w次閱讀
    DCI是什么?Xilinx 7系列<b class='flag-5'>FPGA</b>的<b class='flag-5'>HP</b> <b class='flag-5'>bank</b>都支持DCI

    如何解決FPGA引腳與LVDS信號(hào)相連時(shí)兼容性的問(wèn)題

    LVDS-33,LVDS-25)信號(hào)相連時(shí)兼容性的問(wèn)題,該專題就解決一下這類問(wèn)題。 這里補(bǔ)充一點(diǎn)知識(shí),Xilinx的FPGA從7系開(kāi)始分HR IO BankHP IO
    的頭像 發(fā)表于 08-19 10:08 ?8745次閱讀
    如何解決<b class='flag-5'>FPGA</b>引腳與LVDS信號(hào)相連時(shí)兼容性的問(wèn)題

    Xilinx FPGAHP/HR/HD Bank的用途

    在開(kāi)發(fā)FPGA綁定管腳時(shí),經(jīng)常會(huì)看到HP Bank、HR BankHD
    的頭像 發(fā)表于 02-26 16:54 ?5552次閱讀
    Xilinx <b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>HP</b>/<b class='flag-5'>HR</b>/<b class='flag-5'>HD</b> <b class='flag-5'>Bank</b>的用途

    HRHP banks基本介紹

    對(duì)比上述兩表可知,雖然LVDS_25和LVDS的bank的工作電壓不同,但是LVDS電平的直流特性一樣。高速AD/DA的LVDS工作電壓一般為1.8V,在初次使用7系列時(shí),一些硬件工程師可能擔(dān)心:HR bank的工作電壓為2.5
    的頭像 發(fā)表于 08-24 14:31 ?8409次閱讀

    Xilinx 7系列FPGA高性能接口與2.5V/3.3V外設(shè)IO接口設(shè)計(jì)

    Xilinx 7系列FPGA IO Bank分為HP BankHR Bank,
    發(fā)表于 05-15 09:27 ?4204次閱讀
    Xilinx 7系列<b class='flag-5'>FPGA</b>高性能接口與2.5V/3.3V外設(shè)IO接口設(shè)計(jì)

    FPGABank和Clock Region之前有什么關(guān)系?

    FPGABank和Clock Region有什么關(guān)系?
    的頭像 發(fā)表于 05-15 09:32 ?1174次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>Bank</b>和Clock Region之前有什么關(guān)系?

    基于TXS0108實(shí)現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換

    引言:上一篇文章我們介紹了通過(guò)添加電阻器、場(chǎng)效應(yīng)晶體管(FET)開(kāi)關(guān)、電平轉(zhuǎn)換器甚至其他Xilinx FPGA等選項(xiàng)實(shí)現(xiàn)HP Bank IO與2.5V/3.3V外設(shè)對(duì)接的方法。本文介紹利用TI公司TXS0108實(shí)現(xiàn)
    的頭像 發(fā)表于 05-16 09:02 ?3424次閱讀
    基于TXS0108實(shí)現(xiàn)<b class='flag-5'>FPGA</b> IO <b class='flag-5'>Bank</b>接不同外設(shè)IO接口電壓轉(zhuǎn)換
    主站蜘蛛池模板: 五月天婷婷色图| 日本xxxxxxxx69| 九九久久久久午夜精选| 久久草在线播放| 亚洲天天在线| 好男人社区www的视频免费| 天堂电影免费在线观看| 国模张文静啪啪私拍337p| 182.t v香蕉人人网站| 亚洲欧美卡通 动漫 丝袜| 久久天天躁狠狠躁夜夜不卡| 天天摸天天做天天爽天天弄| 在线好吊色视频98gao| 国产精品嫩草影院一二三区| 免费人成在线观看网站| 日本黄色片段| 色综合狠狠操| 婷婷狠狠| 农村一级片| 免费看欧美一级特黄a大片| 精品国产乱码一区二区三区| 久久瑟| 免费看一级毛片| 国产成人教育视频在线观看| 国产免费美女| 国产全黄三级三级| 午夜特片网| 天天操夜夜拍| 色拍拍综合网| 精品久久久久久久久久| 免费国产不卡午夜福在线观看| 日本特级黄录像片| 日日夜夜精品| 欧美xxxx性高清| 亚洲视频一二三| 日本一区二区不卡在线| 免费看污视频的网站| 18免费视频| 亚洲伊人久久大香线蕉综合图片| 一级毛片一级毛片一级级毛片| 日韩免费高清一级毛片|