一、簡(jiǎn)介

該電源開(kāi)關(guān)是一款低壓、單 N 溝道 MOSFET 高側(cè)電源開(kāi)關(guān)，針對(duì)自供電和總線供電的通用串行總線 （USB） 應(yīng)用進(jìn)行了優(yōu)化。

在更糟糕的工作條件下，輸入電壓尖峰可能會(huì)超過(guò)芯片的最大輸入電壓規(guī)格，從而損壞芯片。本應(yīng)用筆記介紹了降低電源開(kāi)關(guān)輸入電壓尖峰的解決方案。

2.電源開(kāi)關(guān)應(yīng)用電路

圖 1 所示為電源開(kāi)關(guān)的典型應(yīng)用電路。輸入 （Cin） 和輸出 （Cout） 有兩個(gè)電容。標(biāo)志引腳為開(kāi)漏輸出，上拉電阻需要一個(gè)電阻（R1）。當(dāng) EN 引腳使能時(shí)，電源開(kāi)關(guān)將電源從輸入引腳傳送到輸出引腳。電源開(kāi)關(guān)具有使能控制信號(hào)、標(biāo)志信號(hào)、過(guò)流保護(hù)、短路保護(hù)和熱關(guān)斷保護(hù)。

圖 1. 典型應(yīng)用電路

3. 輸入電壓尖峰

在穩(wěn)態(tài)正常工作時(shí)，電源開(kāi)關(guān)從輸入電源向輸出引腳提供一定的電流，VIN 引腳上的電壓幾乎等于輸入電源。但是，當(dāng)電源開(kāi)關(guān)突然關(guān)閉時(shí)，會(huì)在 VIN 引腳上產(chǎn)生尖峰電壓。尖峰電壓可以表示如下。

其中L為電源與電源開(kāi)關(guān)輸入引腳之間輸入線的寄生電感，di/dt為輸入電流的變化率。

如果尖峰電壓電平超過(guò)芯片絕對(duì)最大額定輸入電壓，可能會(huì)損壞芯片。

示例 3-1

圖 2 顯示了RT9711電源開(kāi)關(guān)在最差條件下工作的測(cè)試結(jié)果，輸入電壓設(shè)置為最大電壓 6.5V，輸入線長(zhǎng)為 35cm。

圖 2. RT9711電源開(kāi)關(guān)在更壞的條件下工作：

Vin = 6.5V， Cin = 1μF， 輸入線長(zhǎng)35cm， （Vin_spike = 8.8V）

當(dāng)輸出電流超過(guò)最大額定電流時(shí)，電源開(kāi)關(guān)將輸出電流限制在 OCP 電平（在這種情況下約為 2A）并降低輸出電壓，從而使芯片溫度升高。一旦芯片溫度達(dá)到一定的過(guò)溫保護(hù)（OTP）水平，芯片將關(guān)閉電源開(kāi)關(guān)。因此，導(dǎo)線中電流的變化會(huì)在輸入引腳上產(chǎn)生尖峰電壓（Vin_spike）。測(cè)試結(jié)果表明最大電壓為8.8V，超過(guò)了芯片的絕對(duì)最大額定值（6.5V）。芯片可能會(huì)被尖峰電壓損壞。

4. 降低輸入電壓尖峰的解決方案

降低輸入尖峰電壓的三個(gè)建議如下所示。

4-1。縮短輸入電源和電源開(kāi)關(guān)輸入引腳之間的導(dǎo)線長(zhǎng)度。

4-2。降低工作輸入電壓電平。

4-3。增加輸入電容的電容。

在示例 3-1 中，如果輸入電壓從 6.5V 變?yōu)?5.5V，輸入線長(zhǎng)從 35cm 變?yōu)?10cm，尖峰電壓電平將大大降低。圖 3 顯示了尖峰電壓 （6.48V） 低于絕對(duì)最大額定值 （6.5V） 的測(cè)試結(jié)果。

在大多數(shù)應(yīng)用中，輸入電壓為 3.3V 或 5V 系統(tǒng)。電源開(kāi)關(guān)應(yīng)靠近輸入電源放置，以縮短輸入線長(zhǎng)度。在輸入引腳放置一個(gè)更大的輸入電容（例如：33uF 或更大）也是一個(gè)很好的解決方案。

圖 3. RT9711電源開(kāi)關(guān)工作條件：

Vin = 5.5V， Cin = 1μF， 輸入線長(zhǎng)10cm， （Vin_spike = 6.48V）

5. 布局考慮

為了獲得更好的性能，需要仔細(xì)的 PCB 布局。必須考慮以下準(zhǔn)則。

l 輸入電容盡量靠近芯片的VIN腳和GND腳。

l 在電路下方放置一個(gè)接地層以降低電阻和電感。

l 使所有電源走線盡可能短且寬。

l 將輸出電容盡可能靠近連接器放置，以降低輸出端口與電容之間的阻抗，提高瞬態(tài)負(fù)載性能。

六，結(jié)論

輸入電壓尖峰可以通過(guò)第 4 節(jié)中的解決方案來(lái)控制。需要注意工作條件，包括工作輸入電壓電平、電源和輸入引腳之間的輸入線長(zhǎng)度、輸入電容和 PCB 布局。