Verilog的塊語句
1. 塊語句有兩種，一種是 begin-end 語句， 通常用來標志（）執行的語句；一種是 fork-join 語句，通常用來標志（）執行的語句。
答案：順序，并行
解析：
（1）begin_end順序塊，用于將多條語句組成順序塊，語句按順序一條一條執行（除了帶有內嵌延遲控制的非阻塞賦值語句），每條語句的延遲時間是相對于由上一條語句的仿真時間而言；
（2）fork-join并行塊，塊內語句同時執行。
2. 塊語句，下面這段語句中，第 40 時刻上，A、B 的值各是多少？
reg A;reg B;initial beginforkbeginA = 1;#20 A = 0;#30A=1;#50 A = 0;endbeginB = 1;#20 B = 0;#30 B = 1;#50 B = 0;endjoinend
答案：A = 0，B = 0
解析：
塊語句有兩種，begin...end 和 fork...join，其中 fork...join 是并行塊，begin...end 是順序執行塊，可以相互嵌套。
上面，兩個 begin...end 之間是并行的，而各自 begin...end 內部是順序執行，A 和 B 的賦值邏輯是一樣的，所以要么都是 1，要么都是 0。
按照順序執行，A 前 20 個時間單位是 1，然后持續 30 個時間單位的 0，所以 40 時刻是 0，同理 B 也是 0。
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
Verilog
+關注
關注
28文章
1351瀏覽量
110141
原文標題：Verilog 的塊語句 fork...join 和 begin...end
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧
Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言（HDL），在ASIC設計中扮演著至關重要的角色。ASIC（Application Specific Integrated
Verilog 測試平臺設計方法 Verilog FPGA開發指南
Verilog測試平臺設計方法是Verilog FPGA開發中的重要環節，它用于驗證Verilog設計的正確性和性能。以下是一個詳細的Verilog測試平臺設計方法及
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風格 Verilog ：Verilog 的語法更接近于 C 語言，對于有 C 語言背景的工程師來說，學習曲線較平緩。它支持結構化編程，代碼更直觀，易于
Verilog HDL的基礎知識
本文繼續介紹Verilog HDL基礎知識，重點介紹賦值語句、阻塞與非阻塞、循環語句、同步與異步、函數與任務語法知識。
FPGA Verilog HDL有什么奇技巧？
reg 變量，因為 initial 塊是不可綜合的，只能在仿真環境中使用，用于初始化寄存器、內存或執行仿真期間的其他任務。
但在 FPGA 設計中，可以使用默認賦值或者使用有條件的賦值語句來為 reg
發表于 09-12 19:10
鴻蒙TypeScript入門學習第6天：【條件語句】
條件語句用于基于不同的條件來執行不同的動作。
TypeScript 條件語句是通過一條或多條語句的執行結果（True 或 False）來決定執行的代碼塊。
verilog調用模塊端口對應方式
Verilog中的模塊端口對應方式，并提供示例代碼和詳細解釋，以幫助讀者更好地理解和應用。 首先，我們來了解一下Verilog中的模塊和模塊端口。一個Verilog模塊被定義為包含一組聲明和語
verilog中repeat必須用begin和end嗎
在Verilog中，repeat語句不需要使用begin和end塊。repeat語句是一種循環控制語句，允許重復執行一個代碼
assign語句和always語句的用法
Assign語句和Always語句是在硬件描述語言（HDL）中常用的兩種語句，用于對數字電路建模和設計。Assign語句用于連續賦值，而Always
verilog中initial和always的區別
Verilog是一種硬件描述語言（HDL），用于設計和模擬數字電路。在Verilog中，關鍵字initial和always都是用于描述電路行為的特殊語句。它們被用來生成仿真模型，并控制模擬器的啟動
verilog中for循環是串行執行還是并行執行
的for循環也是并行執行的。 Verilog中的for循環可以用來實現重復的操作，例如在一個時鐘周期中對多個電路進行操作。在循環內部，多個語句可以同時執行，而不受循環次數的限制。這種并行執行的機制使得Verilog在硬件設計中非
verilog function函數的用法
Verilog 是一種硬件描述語言 (HDL)，主要用于描述數字電子電路的行為和結構。在 Verilog 中，函數 (Function) 是一種用于執行特定任務并返回一個值的可重用代碼塊。函數在
深入探討嵌入式C編程的goto語句
什么是goto語句？
goto 語句被稱為 C 語言中的跳轉語句。
用于無條件跳轉到其他標簽。它將控制權轉移到程序的其他部分。
goto 語句一般很少使用，因為它使程
發表于 01-21 10:41
?617次閱讀
工商網監
評論