當(dāng)我們將仿真視為我們驗(yàn)證計(jì)劃的一部分時(shí)，我們大多數(shù)人可能會(huì)考慮通過各種場(chǎng)景來運(yùn)行完整的芯片，包括在設(shè)計(jì)上運(yùn)行軟件。畢竟，這實(shí)際上是過去十年中仿真能夠?qū)崿F(xiàn)的目標(biāo)，即使 ASIC 規(guī)模不斷擴(kuò)大。

但是在物理層面發(fā)生了一些變化，這些變化會(huì)影響在仿真中完成的硅前驗(yàn)證，這種驗(yàn)證通常集中在單個(gè)芯片上：先進(jìn)的封裝技術(shù)讓工程師可以將多個(gè)芯片共同封裝在一起，并將它們作為一個(gè)單元呈現(xiàn)給客戶。這可以讓我們將內(nèi)存等普通芯片與我們自己的定制芯片集成，或者讓我們混合和匹配技術(shù)節(jié)點(diǎn)，以便每個(gè)芯片使用適合其內(nèi)容的工藝，通過不過度使用最先進(jìn)的技術(shù)來降低成本。

多芯片集成可以在兩個(gè)層面發(fā)生，其完成方式會(huì)有所不同。多個(gè)裸片可以安裝在中介層（通常是硅片）上，信號(hào)可以連接并重新路由到封裝引腳。這稱為 2.5D 集成，因?yàn)樗橛诜庋b單個(gè)芯片 （1D） 和完整的 3D 集成之間。

3D 集成涉及彼此堆疊的裸片，通過微凸塊和硅通孔直接連接。如有必要，可以在一些裸片的背面實(shí)現(xiàn)重新路由信號(hào)。

從封裝用戶的角度來看，內(nèi)部是一個(gè)還是多個(gè)芯片并不重要。它只需要工作。這成為一個(gè)驗(yàn)證目標(biāo)：向您自己和您的客戶證明，無論包裹內(nèi)容如何排列，一切都按預(yù)期工作。

然后，這變成了模仿的工作。由于單個(gè)芯片很可能已經(jīng)單獨(dú)驗(yàn)證，因此這項(xiàng)工作在很大程度上變成了確保芯片間連接和通信正常工作的一項(xiàng)工作。多個(gè)裸片的設(shè)計(jì)文件可以組合成一個(gè)統(tǒng)一的設(shè)計(jì)，其中插入器或封裝引腳充當(dāng)層次結(jié)構(gòu)的頂層。Veloce 仿真器足夠大，可以容納這些完整的多芯片設(shè)計(jì)。

互連模具標(biāo)準(zhǔn)

有幾個(gè)基于聯(lián)盟（即非專有）的標(biāo)準(zhǔn)規(guī)定了緊密封裝在一起的裸片之間的交互方式。使用哪一個(gè)取決于應(yīng)用程序。對(duì)于單個(gè)裸片，不可能完全驗(yàn)證這些標(biāo)準(zhǔn)，因?yàn)槊總€(gè)裸片只會(huì)實(shí)現(xiàn)交互的一側(cè)。因此，仿真工作的很大一部分將是確認(rèn)標(biāo)準(zhǔn)實(shí)現(xiàn)在所有相互通信的裸片上都能正常工作。

GenZ是一種新的內(nèi)存語義互連標(biāo)準(zhǔn)。它允許通過直接連接、交換結(jié)構(gòu)或路由結(jié)構(gòu)對(duì)其他芯片進(jìn)行內(nèi)存訪問。訪問內(nèi)存的骰子會(huì)認(rèn)為它正在訪問本地內(nèi)存。

CCIX是一種將一致性擴(kuò)展到 CPU 之外的標(biāo)準(zhǔn)。其他內(nèi)存和加速器可以包含在一致性計(jì)劃中，這樣軟件就不需要明確地管理它。它基于 PCIe 構(gòu)建，支持 25 GT/s 的帶寬（T 是“傳輸”）。

OpenCAPI實(shí)際上是 GenZ 和 CCIX 的超集（盡管由不同的標(biāo)準(zhǔn)機(jī)構(gòu)定義）。它基于 IBM 的相干加速器處理器接口 （CAPI）。它還與英特爾的 EMIB 協(xié)議競(jìng)爭(zhēng)，這是一種專有的芯片互連方法。它仍在努力實(shí)現(xiàn)牽引力（EMIB 也是如此）。

ASICS Plus FPGA 和其他應(yīng)用

另一個(gè)新興的多芯片驗(yàn)證應(yīng)用涉及將 ASIC 或 SoC 與 FPGA 配對(duì)。ASIC 代表一組功能的優(yōu)化實(shí)現(xiàn)。好處是性能、功率和成本可以根據(jù)應(yīng)用的需要進(jìn)行定制。缺點(diǎn)是 ASIC 的設(shè)計(jì)、驗(yàn)證和構(gòu)建既昂貴又耗時(shí)——而且一旦完成，就無需進(jìn)行任何更改。

因此，如果您不確定幾個(gè)選項(xiàng)中的哪一個(gè)可能最適合您的客戶，那么在控制成本的同時(shí)將所有這些選項(xiàng)構(gòu)建到芯片上變得很困難。在其他情況下，可能存在應(yīng)用變化，大部分固定功能和更有限的電路需要配置和個(gè)性化。您甚至可以購(gòu)買一個(gè) ASIC，然后使用隨附的芯片來添加您的“秘訣”，讓您盡快進(jìn)入市場(chǎng)。

這就是 FPGA 開始吸引人的地方。FPGA 無法以與 ASIC 相同的效率實(shí)現(xiàn)功能，但您可以靈活地試驗(yàn)不同的功能選項(xiàng)，與客戶一起測(cè)試不同的版本，甚至在芯片部署到系統(tǒng)后執(zhí)行現(xiàn)場(chǎng)更新。

隨著設(shè)計(jì)成本持續(xù)上升而上市時(shí)間窗口縮小，這種 ASIC 或 SoC 與 FPGA 的配對(duì)看起來會(huì)成為一種更常見的選擇。然而，鑒于這兩個(gè)（或更多）芯片封裝在一起，有必要驗(yàn)證組合對(duì)。

在另一個(gè)應(yīng)用中，像 Nvidia 這樣的處理器制造商正在考慮轉(zhuǎn)向其 GPU 的多芯片實(shí)現(xiàn)。這將需要廣泛的仿真，以確保多芯片對(duì)用戶而言就像一個(gè)統(tǒng)一的圖形處理器一樣。

仿真是唯一可行的驗(yàn)證解決方案

單個(gè)封裝中的多個(gè)裸片構(gòu)成了一個(gè)非常大的設(shè)計(jì)；除了仿真之外，沒有其他方法可以進(jìn)行徹底的驗(yàn)證。這種設(shè)計(jì)充其量只能模擬繁瑣，而且必要的測(cè)試數(shù)量意味著沒有模擬就無法及時(shí)完成它們。類似地，仿真能夠共同驗(yàn)證 ASIC 和配套 FPGA 設(shè)計(jì)，提供對(duì)它們交互的完整檢查。Veloce 系列具有處理這些大型設(shè)計(jì)所需的尺寸和性能

審核編輯：郭婷