信號被上拉，但電平不是3.3V的原因
一般在芯片的GPIO口內部是開漏的狀態下，外部需要連接上拉電阻，一般連接方式如下圖，而且理想的高低電平應該是低電平電壓值接近0V，高電平狀態值在3.3V左右。
但是在這邊實際測試的情況下卻遇到一個問題：高電平狀態電壓先是3.3V，后面又被拉低到2.567V。
這個情況非常奇怪，開始被沒有找到原因，直到翻看MASTER 芯片的規格書，發現它的這個GPIO口內部是有一個35K的下拉電阻的。
根據分壓原理，35K的下拉電阻和10K的上拉電阻，中間的分壓點電壓計算就是3.3V*35/(35+10)=2.567V。理論分析對得上實際測試結果。
那么在這種情況下，預防高電平狀態的電壓閾值不夠，就只能把上拉電阻值調小了，最后選擇調整為2.2K。那么進行計算，分壓點電壓V=3.3V *35/(35+2.2) =3.1V。
那么3.1V的電壓就沒有什么風險了。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
上拉電阻
+關注
關注
5文章
360瀏覽量
30621 -
電平
+關注
關注
5文章
360瀏覽量
39900 -
GPIO
+關注
關注
16文章
1204瀏覽量
52104
發布評論請先 登錄
相關推薦
使用TXB0108時，3.3V側的低電平不能拉低到0V位置，同時某些時候低電平會后很多毛刺，為什么？
，MCU_UART_TX_1.8V->PC_UART_TX_3.3V測試波形圖如下，3.3V側的低電平不能拉低到0
發表于 12-27 07:06
電路中對該輸出信號做了10K的下拉，IO口的輸出高電平為3.3V，外部的下拉是否會對IO口的輸出狀態造成影響？
我的一個處理器IO口內部有22K的弱上拉，我的電路中對該輸出信號做了10K的下拉，IO口的輸出高電平為3.3V，這個外部的下拉是否會對IO口的輸出狀態造成影響？
發表于 12-17 08:11
SN74CBTLV3257輸入是1.8v，輸出是否可以是3.3v, 上拉電阻是3.3v?
像這種SN74CBTLV3257的用傳輸門作為選擇器的器件。我輸入是1.8v，輸出是否可以是3.3v, 上拉電阻是3.3v?
發表于 12-16 07:30
用信號發生器產生3.3V方波信號，經過16245電平轉換后得到的低電平卻是負電壓，如圖中CH2波形所示，為什么？
用信號發生器產生3.3V方波信號（低電平為0V，高電平為3
發表于 12-11 06:26
求助，關于LSF0108 3.3V和5V轉換問題求解
電阻（10K）無論焊接與否，B1、B2、B3、B4輸出電平均為3.3V（B1~B4后端沒有接其他東西），請問是什么原因？
2、B5~B8開漏輸出25K 5V的PWM
發表于 12-05 07:30
DAC70502將SPI2C和RSTSEL引腳上拉到3.3V電平，是否可行？
在使用DAC70502設計電壓輸出設備，為了為使DAC輸出達到0-5V，故將VDD電壓設置為5.3V，但MCU邏輯電平是3.3V，
現在
發表于 11-15 06:49
具有3.3V/5V輸入和12V/15V輸出的信號和電源隔離
電子發燒友網站提供《具有3.3V/5V輸入和12V/15V輸出的信號和電源隔離.pdf》資料免費下載
發表于 09-26 10:12
?2次下載
LM319輸出的15V方波信號如何轉換為3.3V方波信號？
的轉換呢？
要求要響應速度比較快 ，100ns~200ns及以下比較適宜。
（LM319比較器在輸出端上拉電壓15V時，才能達到100ns響應速度。3.3V上拉時，響應速度會增加到50
發表于 09-03 07:16
施密特觸發器74LVC3G17是否可以做電平轉換芯片？
施密特觸發器74LVC3G17是否可以做電平轉換芯片，頻率要求不高？之前用過輸入3.3v信號，給74LVC3G17供應5V電，可以將3.3V
發表于 08-15 07:46
LM397 Vs+=12V ,Vs-=0V,輸出Vo接3.3k電阻上拉至3.3V是否可以？
LM397Vs+=12V ,Vs-=0V,輸出Vo接3.3k電阻上拉至3.3V是否可以？數據手冊是上拉
發表于 08-08 06:45
GPIO在Open Drain Pull-up模式下不能輸出高電平3.3V嗎？
電平，高電平只輸出1.4V左右，低電平輸出0v。在PUSH-PULL模式下，萬用表可以檢測到引腳輸出3.
發表于 03-29 06:23
工商網監
評論