在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

探討全局時鐘恢復其他時鐘的問題

要長高 ? 來源:Digi-Key Electronics ? 作者:Dave Lacey ? 2022-08-12 10:34 ? 次閱讀

對于本文,我們將繼續討論全局時鐘恢復、分布式時鐘同步和事件同步的主題。

全局時鐘恢復

假設在一個復雜系統中有多個代理。每一個都有自己的參考時鐘,給它一種時間感。代理的時間概念由自啟動以來經過的參考時鐘滴答數給出。

為了同步動作和共享時鐘,代理需要有一個共同的、全局的時間感。使用 USB 或 Firewire 之類的總線系統很容易做到這一點,因為總線往往帶有自己的時鐘。然而,對于分布式、基于數據包的互連,事情變得更加困難。IEEE 標準 1588、1588v2 和 802.1as 以及 IETF NTP 標準旨在專門解決分布式全局時鐘恢復問題。

系統的第一個任務是選擇一個代理作為主代理。正是這個代理的時鐘將成為通用的全局時鐘。IEEE 1588 及其變體使用點對點領導選舉協議,試圖在代理中選擇最高質量的時鐘。保證會選出一位,而且只有一位,master。

Once the master is elected, each agent needs to know the following information:

我的時鐘是否比全球主時鐘慢/快?如果是這樣,多少?

根據主時鐘,現在是幾點鐘?

使用的基本方法是定期將同步消息從主代理傳輸到其他代理。消息包含發送消息的全球時間。下圖顯示了這種情況:

poYBAGL1u5eACeOtAABDpw4fHrM222.png

從站知道主站執行的傳出時間戳(Tm1、Tm2 和 Tm3),以及從站執行的入站時間戳(Ts1、Ts2 和 Ts3)。給定這些時間戳,它可以計算出主時鐘與其自己的本地時鐘之間的比率。例如,以下計算會測量兩個時鐘之間的比率:

pYYBAGL1u6GAUzTuAAATyaXMPzM758.png

可以過濾該值的多個測量值以平均傳輸時間的變化。隨著時間的推移跟蹤該值還將跟蹤所涉及的兩個時鐘中的任何漂移。

為了在全球時間和本地時間之間進行完全轉換,slave 還需要知道它與 master 的時間偏移量,這意味著它需要知道同步消息的傳輸時間。為此,主機和從機執行兩種方式的消息交換:

pYYBAGL1u62ANbBbAAAxSO96G68913.png

假設傳輸時間是對稱的:

pYYBAGL1u72ALIqYAAAvrmTh6xY296.png

這里需要小心,因為時間戳 Tm2 和 Tm1 參考與 Ts2 和 Ts1 不同的時鐘。所以從機需要進行計算:

poYBAGL1u8iActCKAAAdwh6AvKw978.png

知道這個傳輸時間允許從機計算出它與主時鐘的偏移量。它現在擁有在全球和本地時間之間轉換所需的所有信息,反之亦然。

實際上,像 802.1as 這樣的時間同步協議比這里描述的要復雜一些,但基本思想是一樣的。

事件同步

一旦全局時鐘同步到位。本地代理可以將全球時間轉換為本地時間:

poYBAGL1u9KAWcteAAAVQnDKOcI811.png

這意味著兩個代理可以同步他們的動作。每個人都有一個全局時間來執行一個事件。代理將此全球時間轉換為本地時間,然后安排事件在該時間發生。當然,這些事件不會同時發生。會有一些同步錯誤。此錯誤包括:

由于全局時鐘恢復導致的錯誤

由于代理在特定本地時間觸發事件的能力的可變性而導致的錯誤。

自上次同步以來代理的本地時鐘變化導致的錯誤

這些錯誤的大小將取決于通信技術、同步協議、代理之間的消息時間戳的準確性以及代理內的本地事件同步。

以太網通信的情況下,使用 IEEE 802.1as 作為時間同步協議,XMOS XCore 設備作為代理,同步誤差可以小于 150 ns。

基于全局時鐘恢復其他時鐘

有時需要使用全局時間作為參考來恢復輔助時鐘。IEEE AVB 1722 標準就是這種情況,需要恢復媒體時鐘以將音頻視頻從一個端點傳輸到另一個端點。

在這種情況下,使用我之前關于軟件時鐘的文章中描述的控制環路來恢復時鐘。這種情況下的區別在于如何檢測錯誤。

發送時鐘的代理也可以發送某些時鐘邊沿應該出現的預期時間。當從機恢復并輸出時鐘時,它可以跟蹤該邊沿實際發生的時間,并獲得預期時間和實際時間之間的差值。全局時鐘的存在允許代理有一個共同的時基來計算增量。

pYYBAGL1u9-AWk7mAAAei0GwYzg789.png

該增量給出了饋入 PID 控制回路的誤差項。然而,還有一個“陷阱”需要注意。目的是恢復時鐘周期;這使得預期邊緣時間和實際邊緣時間之間的增量成為積分誤差而不是比例誤差。這意味著比例誤差是增量的變化率。一旦理解了這一點,就可以以標準方式調整控制回路。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 以太網
    +關注

    關注

    40

    文章

    5452

    瀏覽量

    172195
  • usb
    usb
    +關注

    關注

    60

    文章

    7966

    瀏覽量

    265299
  • 時鐘
    +關注

    關注

    11

    文章

    1742

    瀏覽量

    131640
收藏 人收藏

    評論

    相關推薦

    賽靈思FPGA全局時鐘網絡結構詳解

    針對不同類型的器件,Xilinx公司提供的全局時鐘網絡在數量、性能等方面略有區別,下面以Virtex-4系列芯片為例,簡單介紹FPGA全局時鐘網絡結構。
    發表于 11-28 18:49 ?1.3w次閱讀
    賽靈思FPGA<b class='flag-5'>全局</b><b class='flag-5'>時鐘</b>網絡結構詳解

    全局時鐘資源和網絡的路徑和組件組成

    引言:本文我們介紹一下全局時鐘資源。全局時鐘是一個專用的互連網絡,專門設計用于到達FPGA中各種資源的所有時鐘輸入。
    發表于 07-14 09:15 ?2149次閱讀

    FPGA設計:GPIO怎么走全局時鐘網絡

    EFX_GBUFCE既可以讓GPIO走全局時鐘網絡也可以用于為時鐘添加使能控制,當并不是隨時需要該時鐘時可以把時鐘禁止以節省功耗。
    發表于 05-12 09:53 ?986次閱讀
    FPGA設計:GPIO怎么走<b class='flag-5'>全局</b><b class='flag-5'>時鐘</b>網絡

    全局時鐘資源怎么使用?

    全局時鐘資源怎么使用?全局時鐘資源的例化方法有哪幾種?
    發表于 05-06 07:28

    FPGA的全局時鐘是什么?

    FPGA時鐘問題 2010-06-11 15:55:39分類: 嵌入式1.FPGA的全局時鐘是什么?FPGA的全局時鐘應該是從晶振分出來的,
    發表于 07-29 09:25

    精密參考時鐘時鐘與數據恢復電路中的應用

    精密參考時鐘時鐘與數據恢復電路中的應用
    發表于 05-04 13:36 ?35次下載

    FPGA全局時鐘資源相關原語及使用

      FPGA全局時鐘資源一般使用全銅層工藝實現,并設計了專用時鐘緩沖與驅動結構,從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O
    發表于 09-10 17:25 ?2339次閱讀

    FPGA全局時鐘和第二全局時鐘資源的使用方法

    目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘
    發表于 02-11 11:34 ?4912次閱讀

    時鐘是怎么恢復的?

    對于高速的串行總線來說,一般情況下都是通過數據編碼把時鐘信息嵌入到傳輸的數據流里,然后在接收端通過時鐘恢復時鐘信息提取出來,并用這個恢復
    發表于 11-16 01:01 ?2.2w次閱讀
    <b class='flag-5'>時鐘</b>是怎么<b class='flag-5'>恢復</b>的?

    Xilinx全局時鐘的使用和DCM模塊的使用

    在 Xilinx 系列 FPGA 產品中,全局時鐘網絡是一種全局布線資源,它可以保證時鐘信號到達各個目標邏輯單元的時延基本相同。其時鐘分配樹
    發表于 11-22 07:09 ?1w次閱讀
    Xilinx<b class='flag-5'>全局</b><b class='flag-5'>時鐘</b>的使用和DCM模塊的使用

    全局時鐘資源相關xilinx器件原語的詳細解釋

    目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘
    發表于 11-25 01:43 ?1538次閱讀

    FPGA架構中的全局時鐘資源介紹

    引言:本文我們介紹一下全局時鐘資源。全局時鐘是一個專用的互連網絡,專門設計用于到達FPGA中各種資源的所有時鐘輸入。這些網絡被設計成具有低偏
    的頭像 發表于 03-22 10:09 ?1.3w次閱讀
    FPGA架構中的<b class='flag-5'>全局</b><b class='flag-5'>時鐘</b>資源介紹

    一文看懂時鐘是怎么恢復的?

    對于高速的串行總線來說,一般情況下都是通過數據編碼把時鐘信息嵌入到傳輸的數據流里,然后在接收端通過時鐘恢復時鐘信息提取出來,并用這個恢復
    發表于 02-09 10:43 ?6次下載
    一文看懂<b class='flag-5'>時鐘</b>是怎么<b class='flag-5'>恢復</b>的?

    一文看懂時鐘是怎么恢復的?

    對于高速的串行總線來說,一般情況下都是通過數據編碼把時鐘信息嵌入到傳輸的數據流里,然后在接收端通過時鐘恢復時鐘信息提取出來,并用這個恢復
    發表于 02-11 15:05 ?16次下載
    一文看懂<b class='flag-5'>時鐘</b>是怎么<b class='flag-5'>恢復</b>的?

    時鐘恢復的原理及設計挑戰

    深入探討時鐘恢復的原理、其在SERDES系統中的應用。 時鐘恢復的核心目的是從一個高速串行數據流中提取出嵌入的
    的頭像 發表于 09-10 10:38 ?984次閱讀
    <b class='flag-5'>時鐘</b><b class='flag-5'>恢復</b>的原理及設計挑戰
    主站蜘蛛池模板: 一区二区免费视频| 亚洲精品aaa揭晓| 精品女同| 日本亚洲高清乱码中文在线观看| 丁香天堂网| 上一篇26p国模| 看黄网站在线| 能直接看黄的网站| 日日干夜夜爽| 夜夜五月天| 午夜在线观看视频在线播放版| 天天做天天爱夜夜爽女人爽宅| 天天干天天操天天操| 国产色爽免费视频| a级毛片网| 天天操天天操天天干| 国产亚洲网站| 自偷自拍亚洲欧美清纯唯美| 欧美日本免费| 亚洲欧美精品| 最黄色的视频| 色四月婷婷| 国模私拍一区二区| 天天视频国产免费入口| 国产综合在线观看| 午夜嘿嘿| 四虎影院免费在线| 久久综合九色综合98一99久久99久| 欧美日韩免费大片| 欧美深夜| 国产码一区二区三区| 五月深爱婷婷| 26uuu欧美日本| 2021色噜噜狠狠综曰曰曰| 色www永久免费| 国产三级视频| 欧美一级黄色片在线观看| 8888四色奇米在线观看不卡| 一级片在线免费播放| 欧美一级片手机在线观看| 操操久久|