隨著數據傳輸速率的快速增加，從而使得以前微秒(us)量級的邊沿或保持時間減少到納秒(ns)甚至皮秒(ps)。如此高的帶寬需求使得傳統的設計解決方案已經很難滿足系統正常工作的需求。另外，隨著集成電路的工藝發展使得集成度越來越高，導致芯片上電流密度急速增加，使信號完整性的問題更加嚴重。因此非常有必要從整個系統設計開始就考慮信號完整性與電源完整性的問題。這就需要在設計前后把信號完整性和電源完整性仿真引入到設計流程中。

信號完整性和電源完整性產品設計的各個階段都需要考慮。是德科技在信號完整性和電源完整性領域提供了一套整體的解決方案，包括芯片建模、板級仿真、系統仿真以及產品研發和生產的測試，如下圖1所示：

圖1是德科技信號完整性和電源完整性流程

芯片的建模和系統級的仿真主要使用SystemVue。在信號完整性和電源完整性方面，主要應用ADS和EMPro。因為ADS中有豐富的模型、操作的靈活性以及對外部的模型也有非常好的兼容性，所以ADS應用于信號完整性和電源完整性前仿真和后仿真中。接下來，給大家介紹下ADS在信號完整性和電源完整性仿真方面的應用。

不管是在信號完整性中，還是電源完整性中，對于很多器件，包括芯片的封裝、傳輸線、過孔、連接器、線纜、電容等無源器件都會應用S參數來表征其特性，對于一個完整的通道就需要對很多個S參數進行級聯，在ADS中可以非常方便的級聯各類S參數，并非常靈活的進行S參數仿真以及數據的處理，如下圖2是對多個S參數的級聯仿真：（【更新版】如何快速處理S參數的幾種方法）

圖2 S參數仿真拓撲結構

通過S參數仿真之后，在數據顯示窗口，可以查看結果曲線，也可以進一步處理數據，加入規范模板等等。圖3是仿真完成后處理S參數仿真結果：

圖3 S參數仿真結果顯示

對于單一的S參數，可以在ADS中直接通過S參數查看器，檢查S參數的單端和混合模式的結果，如下圖4所示，在S參數查看器中，還可以檢查S參數的無源性、互易性、因果性、ICNICR，還可以計算阻抗、相位以及Smith圓圖。

圖4S參數查看器

在高速電路中，阻抗匹配非常重要，阻抗不匹配會導致信號的反射、波形非單調、誤碼率增加等等，所以在進行高速電路設計之初，工程師都會考慮使用微帶線、帶狀線還是共面波導結構，并設計一些特定的阻抗類型的傳輸線，比如單端50ohm、差分85ohm或者100ohm等等。在ADS中采用CILD（Controlled Impedance Line Designer）可以快速的計算傳輸線的阻抗，并且可以對層疊結構、傳輸線參數、材料參數等掃描優化，獲得目標參數，如下圖5所示，左圖為計算50ohm的單端傳輸線，右圖為通過優化差分對的線間距，獲得90ohm差分線設計參數。（PCB板加工流程中哪些因素會影響到傳輸線阻抗）

圖5阻抗計算

在現代電子產品追求小而精的狀況下，串擾是每一位工程師必須面對的問題。如何設計可以使串擾最小且不增加成本，是工程師們的追求。在進行PCB設計之前，都可以通過ADS進行串擾仿真，以獲得最優的設計，特別是在設計之初，可以對影響串擾的每一個參數進行掃描仿真，選擇最合適的設計值，如下圖6所示為對耦合長度進行掃描仿真的原理圖和仿真結果：（在電路設計中，什么樣的串擾是可以接受的？？）

圖6串擾仿真

從上圖的結果中在500mil～1500mil之間，近端串擾隨著耦合長度的增加而增加，在1500mil之后，近端串擾達到飽和值。這只是一個粗略值的仿真，如果需要獲得更精確的結果，可以進一步的減小仿真的范圍。工程師也可以在ADS SIPro中對完成的PCB進行串擾的仿真，這樣可以更進一步的對設計進行評估。

在高速串行信號鏈路中，基本上都會涉及到過孔的設計。過孔設計是高速串行鏈路設計的一個關鍵點，關系到高速串行鏈路設計的成敗。工程師可以通過ADS Via Designer工具對過孔進行優化設計，如下圖7所示：（高速PCB過孔仿真的流程）

圖7 Via Designer

通過Via Designer仿真之后，可以查看過孔損耗和阻抗的特性，并輸出S參數模型以及3D結構模型，這些模型也可以直接應用在傳輸鏈路仿真中，如下圖8所示：

圖8過孔模型應用在串行通道仿真中

不管是計算機系統還是嵌入式系統，目前都大規模的采用了DDR5/DDR4/DDR3。不論是DDR5還是DDR4或者DDR3，其信號和電源系統的設計都是一個難點，所以不管是前仿真還是后仿真，都需要進行詳細的仿真。在ADS中，工程師可以通過MemoryDesigner使用兩種方式對DDR5/4/3總線進行仿真，一種是瞬態仿真，如下圖9所示；一種是DDR Bus總線仿真，如下圖10所示。通過仿真，可以優化、確定DDR總線的布線拓撲結構、端接電阻以及ODT的選擇等等。

圖9 DDR4--Memory Designer瞬態仿真

圖10 DDR4--Memory Designer DDR Sim仿真

對于DDR5的仿真，有一些系統產品設計工程師無法獲得模型，這個也可以在ADS中按照標準或者要求自定義DDR5的單端IBIS-AMI模型，如下圖所示：

圖11 創建DDR5 IBIS-AMI 模型

對于高速串行總線，通常對誤碼率有比較嚴苛的要求，要求誤碼率非常低，這才符合總線規范的要求，所以在不管是仿真還是測試，都需要有足夠多的采樣點數或者特殊的數學算法才能滿足分析誤碼率的要求。另外，隨著信號速率的不斷提高，單純依靠芯片簡單的驅動能力無法應對信號在傳遞過程中的衰減，所以在高速串行總線的芯片中就會增加加重和均衡的算法，對于仿真而言，也需要有新的分析方法，這就需要使用ADS中的通道仿真（ChannelSim），如下圖12所示為一個通道仿真的拓撲結構，其中包含了發送端和接收端的芯片模型、傳輸通道上的傳輸線以及連接器以及串擾通道和串擾源。芯片的模型采用的是IBIS-AMI模型。

圖12 通道仿真拓撲結構

仿真完成之后，在數據顯示窗口上查看波形、浴盆曲線、眼圖等結果。如下圖13所示：

圖13 通道仿真結果

在ADS中不僅僅可以創建DDR5的IBIS-AMI模型，還可以創建PCIE, USB4和Ethernet的IBIS-AMI模型。如下圖所示：

圖14PCIe和USB4IBIS-AMI模型創建

在信號完整性前仿真中，工程師不僅僅可以分析既定的一些情況，還可以針對一些不確定的情況做一些統計分析、良率的分析，比如，分析傳輸線長度、線寬、介電常數、介質損耗角等參數對通道的插入損耗和回波損耗的影響。圖15為良率分析的拓撲結構和分析結果：

圖15 良率分析

前面介紹了前仿真，主要是針對原理圖階段的仿真，目的是驗證原理圖設計以及給PCB設計提供約束規則。那么當PCB設計完成之后，還需要進行后仿真，這時需要把設計好的PCB文件導入到ADS中，然后再通過SIPro和PIPro進行信號完整性和電源完整性的后仿真，仿真完之后，獲得結果；也可以把仿真的結果或者提取的模型導出到ADS原理圖頁面，做進一步的仿真。具體流程如下圖16所示：（用10分鐘介紹：基于ADS的電源完整性仿真流程）

圖16 后仿真流程

在ADS SIPro中進行信號完整性的后仿真可以獲得S參數模型，同時可以查看信號網絡的阻抗，并能導出S參數模型，如下圖17和圖18所示：

圖17 SIPro中PCB仿真圖

提取PCB的S參數以及分析阻抗如下圖所示：

圖18 SIPro仿真后的S參數和阻抗曲線

在ADS PIPro中可以進行電源完整性的直流壓降仿真（PI DC）、直流電熱聯合仿真（Electro-Thermal）、熱仿真（Thermal）、交流阻抗仿真（PI AC）和平面諧振仿真（Power Plan Resonance）。如下圖19為直流壓降仿真結果，圖20為交流阻抗仿真結果。

圖19 直流壓降仿真結果

圖20PDN阻抗仿真結果

在PIPro中還可以對不滿足PDN阻抗要求的設計進行去耦電容自動優化，通過對不同的電容組合、電容種類進行自動分析，找到一種最合適的設計。也可以把PDN的S參數提取之后導出到ADS原理圖中，在原理圖中也可以進行優化仿真分析。

當然，也可以在前仿真中對電源完整性進行仿真，這樣可以對電容的組合進行優化。在ADS原理圖中建立相應的拓撲結構，如下圖21所示：

圖21 電容阻抗仿真

隨著電磁環境越來越復雜，在ADS中也增了傳導的仿真，在仿真完成PI之后，可以直接把工程復制成CE（PIPro CEMI）的仿真，如下圖所示：

圖22 ADS CEMI仿真

仿真設置和結果如下圖所示：

圖 23ADS 傳導仿真設置和仿真結果

在信號完整性仿真階段，EMPro也是不可或缺的工具，特別是對于一些比較復雜的結構，比如具有芯片封裝、連接器、線纜的互連通道，就需要使用EMPro進行電磁模型的提取。如下圖22所示EMPro中進行芯片封裝的仿真：

圖24芯片封裝仿真

隨著技術的發展，信號完整性和電源完整性設計和仿真也變得更加的復雜，這對工具的要求也越來越高。比如計算COM、ERL：

圖25 COM 仿真設置

COM仿真結果：

圖26COM仿真結果

總之，不管是信號完整性和電源完整性的前仿真還是后仿真，或者，不管是板級的仿真還是系統的仿真，是德科技都能提供一套非常系統的解決方案（ADS+EMPro+SystemVue）。

審核編輯：湯梓紅