在雙核的i.MX RT1170下設(shè)計應(yīng)用程序，有一個比較重要的考慮點是片內(nèi)外設(shè)資源共享以及任務(wù)分配問題，同樣一個任務(wù)既可以放在默認主核CM7下做，也可以放在默認從核 CM4下去完成。如果這個任務(wù)跟片內(nèi)外設(shè)有關(guān)，那就得考慮該外設(shè)是否在兩個核下設(shè)計與使用一致，這在項目開始前必須要調(diào)研清楚。

今天就和大家聊一聊i.MX RT1170的GPIO外設(shè)的使用，在兩個核下有什么異同以及注意點。

在正文開始之前，建議大家先瀏覽一下我之前寫的關(guān)于GPIO的兩篇文章：《以i.MX RT1xxx的GPIO模塊為例談?wù)勚袛嗵幚砗瘮?shù)(IRQHandler)的標準流程》、《聊聊i.MX RT1xxx上的普通GPIO與高速GPIO差異及其用法》。

注：本文內(nèi)容雖以i.MX RT1170為例，但同樣適用i.MX RT1160。

一、從引腳看GPIO分組

先聊聊GPIO分組，目前 i.MX RT1170 芯片封裝主要是BGA289，除去電源、地、時鐘、專用外設(shè)引腳外，可用作通用I/O的引腳剩下174個，而芯片內(nèi)部GPIO模塊多達 16個（GPIO1-13、CM7_GPIO2-3），顯然GPIO模塊太富裕了，顯得硬件I/O引腳資源有點緊張，所以不可避免地多個GPIO 模塊要復(fù)用硬件 I/O引腳，復(fù)用關(guān)系如下：

GPIO1與GPIO7復(fù)用同一組I/O引腳，共32個pin。

GPIO2與GPIO8以及CM7_GPIO2復(fù)用同一組I/O引腳，共32個pin。

GPIO3與GPIO9以及CM7_GPIO3復(fù)用同一組I/O引腳，共32個pin。

GPIO4與GPIO10復(fù)用同一組I/O引腳，共32個pin。

GPIO5與GPIO11復(fù)用同一組I/O引腳，共17個pin。

GPIO6與GPIO12復(fù)用同一組I/O引腳，共16 個pin。

GPIO13獨享一組I/O引腳，共13個pin。

下圖是i.MX RT1170 GPIO相關(guān)的Pinmux表，其中GPIO1-6、GPIO13主要在Alt5選項里，GPIO7-12主要在 Alt10 選項里，并且大部分I/O引腳默認功能就是GPIO(見表中 DEF 一欄）。此外表中并未看到CM7_GPIO2-3選項，這是因為其和GPIO2-3共用了 Alt5選項（需進一步通過IOMUXC_GPR->GPR40-43寄存器設(shè)置）。

二、關(guān)于GPIO外設(shè)訪問

知道了GPIO分組以及I/O引腳復(fù)用情況，那么這些GPIO模塊是否可以被i.MX RT1170 兩個核（CM7/CM4）對等訪問呢？我們用官方例程 SDK_2.11.1_MIMXRT1170-EVKoardsevkmimxrt1170driver_examplesgpioled_output 來做測試，這個例程操作的是 MIMXRT1170-EVK 板卡上用于連接 LED 燈的引腳 GPIO_AD_04，從上一節(jié)里我們得知這個 I/O 引腳可被用作 GPIO3[3]、CM7_GPIO3[3]、GPIO9[3]，因此我們編寫了如下三個相應(yīng)的 gpio 翻轉(zhuǎn)測試函數(shù)：）。

gpio_pin_config_t s_ledConfig = {kGPIO_DigitalOutput, 0, kGPIO_NoIntmode};

void toggle_gpio3_3(void)
{
    CLOCK_EnableClock(kCLOCK_Iomuxc);
    IOMUXC_SetPinMux(IOMUXC_GPIO_AD_04_GPIO_MUX3_IO03, 0U);
    IOMUXC_GPR->GPR42 &= ~(1u << 3);
    GPIO_PinInit(GPIO3, 3, &s_ledConfig);
    while(1)
    {
        SDK_DelayAtLeastUs(100000, SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY);
        GPIO_PortToggle(GPIO3, 1u << 3);
    }
}

void toggle_cm7_gpio3_3(void)
{
    CLOCK_EnableClock(kCLOCK_Iomuxc);
    IOMUXC_SetPinMux(IOMUXC_GPIO_AD_04_GPIO_MUX3_IO03, 0U);
    IOMUXC_GPR->GPR42 |= (1u << 3);
    GPIO_PinInit(CM7_GPIO3, 3, &s_ledConfig);
    while(1)
    {
        SDK_DelayAtLeastUs(100000, SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY);
        GPIO_PortToggle(CM7_GPIO3, 1u << 3);
    }
}

void toggle_gpio9_3(void)
{
    CLOCK_EnableClock(kCLOCK_Iomuxc);
    IOMUXC_SetPinMux(IOMUXC_GPIO_AD_04_GPIO9_IO03, 0U);
    GPIO_PinInit(GPIO9, 3, &s_ledConfig);
    while(1)
    {
        SDK_DelayAtLeastUs(100000, SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY);
        GPIO_PortToggle(GPIO9, 1u << 3);
    }
}

我們把上面三個函數(shù)分別加到兩個核下的 led_output 工程主函數(shù)里，并且在板卡上實測，結(jié)果如下表。

據(jù)此進一步擴展結(jié)論，除了 CM7_GPIO2-3 無法在 CM4 內(nèi)核下被訪問外，其余 GPIO1-13 在兩個核下都能被正常訪問。

注：在 CM4 系統(tǒng)地址映射里，CM7_GPIO2_BASE 0x42008000u、CM7_GPIO3_BASE 0x4200C000u 地址都是不可訪問狀態(tài)。

三、關(guān)于GPIO中斷設(shè)計

除了 GPIO 外設(shè)一般寄存器訪問之外，GPIO 中斷方面是不是在 i.MX RT1170 兩個核（CM7/CM4）下設(shè)計也一致呢？這得對比 MIMXRT1176_cm7.h 和 MIMXRT1176_cm4.h 頭文件里關(guān)于 IRQn_Type 的定義，我將相同項去掉了，只保留差異項的定義對比如下（GPIO 相關(guān)的全部保留了）：

大部分外設(shè)中斷號定義在兩個核下都是一致的，這意味著 i.MX RT1170 兩個核設(shè)計上其實是對等關(guān)系。但是 GPIO 中斷這里確實是有不小的區(qū)別的：

GPIO1-5、GPIO13 中斷在兩個核下定義一致

GPIO6、CM7_GPIO2-3 中斷僅在 CM7 核下有定義

GPIO7-12 中斷僅在 CM4 核下有定義

繼續(xù)以上一節(jié)操作的 MIMXRT1170-EVK 板卡上用于連接 LED 燈的引腳 GPIO_AD_04 為例測試其中斷情況，編寫了相關(guān)中斷配置使能函數(shù)如下：

gpio_pin_config_t s_ledConfig = {kGPIO_DigitalInput, 0, kGPIO_IntRisingEdge};

void GPIO3_Combined_0_15_IRQHandler(void)
{
    GPIO_PortClearInterruptFlags(GPIO3, 1U << 3);
    SDK_ISR_EXIT_BARRIER;
}

void config_irq_gpio3_3(void)
{
    CLOCK_EnableClock(kCLOCK_Iomuxc);
    IOMUXC_SetPinMux(IOMUXC_GPIO_AD_04_GPIO_MUX3_IO03, 0U);
    IOMUXC_GPR->GPR42 &= ~(1u << 3);
    NVIC_EnableIRQ(GPIO3_Combined_0_15_IRQn);
    GPIO_PinInit(GPIO3, 3, &s_ledConfig);
    GPIO_PortEnableInterrupts(GPIO3, 1U << 3);
}

void CM7_GPIO2_3_IRQHandler(void)
{
    GPIO_PortClearInterruptFlags(CM7_GPIO3, 1U << 3);
    SDK_ISR_EXIT_BARRIER;
}

void config_irq_cm7_gpio3_3(void)
{
    CLOCK_EnableClock(kCLOCK_Iomuxc);
    IOMUXC_SetPinMux(IOMUXC_GPIO_AD_04_GPIO_MUX3_IO03, 0U);
    IOMUXC_GPR->GPR42 |= (1u << 3);
    NVIC_EnableIRQ(CM7_GPIO2_3_IRQn);
    GPIO_PinInit(CM7_GPIO3, 3, &s_ledConfig);
    GPIO_PortEnableInterrupts(CM7_GPIO3, 1U << 3);
}

void GPIO7_8_9_10_11_IRQHandler(void)
{
    GPIO_PortClearInterruptFlags(GPIO9, 1U << 3);
    SDK_ISR_EXIT_BARRIER;
}

void config_irq_gpio9_3(void)
{
    CLOCK_EnableClock(kCLOCK_Iomuxc);
    IOMUXC_SetPinMux(IOMUXC_GPIO_AD_04_GPIO9_IO03, 0U);
    NVIC_EnableIRQ(GPIO7_8_9_10_11_IRQn);
    GPIO_PinInit(GPIO9, 3, &s_ledConfig);
    GPIO_PortEnableInterrupts(GPIO9, 1U << 3);
}