^1.溝槽型SiC MOSFET 工藝流程

在提高 SiC 功率器件性能方面發揮重要作用的最重要步驟之一是器件制造工藝流程。SiC功率器件在用作n溝道而不是p溝道時往往表現出更好的性能;為了獲得更高的性能，該器件需要在低電阻率的 p 型襯底上外延生長。

然而，目前市場上商用p型4H-SiC襯底具有相對較高的電阻率(約2.5Ω-cm)，比n型襯底的電阻率高出約兩個數量級。如果使用高電阻率的p型襯底，n溝道SiC器件的優勢就會減弱。因此，由于目前無法獲得具有低電阻率的 p 型襯底的問題，通過在商業 n+ 襯底上生長層來研究反向生長以提高性能。

為了進一步提高器件的性能，還考慮了器件的溝槽設計工藝。溝槽結構在Si-MOSFET中得到了廣泛的應用，在SiC-MOSFET中也備受關注。溝槽式SiC MOSFET在差分體二極管的導通電阻和器件的導通電阻方面都沒有表現出退化，即使在連續的電流應力500小時后也是如此。此外，由于溝槽設計沒有JFET區域，溝槽SiC MOSFET的導通電阻比傳統設計低。

在溝槽MOSFET的制造工藝步驟中，p基的注入步驟和溝槽的形成步驟可以互換，即先進行p基注入，然后制作溝槽結構，或者先制作溝槽，然后再進行p基注入。上圖為首先進行溝槽的制造流程。

工藝步驟如下：

首先，在n+襯底上外延生長n-漂移區;然后，在通過使用Al或N的注入物對結構進行開槽后，開槽的柵極區被用來制作p基區。隨后，進行p+注入形成屏蔽區，然后進行n+注入以定義源漏區。在注入步驟之后，將得到的結構暴露在高溫下進行熱氧化，退火后形成柵氧化物，然后沉積柵電極、源極金屬和漏極金屬。最后，該結構涂有聚酰亞胺層作為保護性鈍化層。為了通過減少 SiC 襯底和外延層中存在的缺陷數量來提高器件的性能，采用了各種離子注入和熱氧化工藝方法。

SiC器件的性能、可靠性和穩定性也取決于SiC晶圓的質量，而SiC元件的良率間接影響制造成本。SiC晶圓的總缺陷主要是本征材料缺陷和外延生長造成的結構缺陷。這些缺陷充當復合中心并顯著降低厚漂移區的載流子壽命。不同的優化工藝參數，例如 C+ 離子注入/退火、熱氧化/退火或溝槽設計，可以將這些缺陷減少到大約 10^11 cm-3 的非常低的水平。

2.SiC離子注入

離子注入是制造幾乎所有類型的 SiC 器件的重要工藝。通過離子注入可以實現對n型和p型導電率的大范圍摻雜控制。由于 SiC 中摻雜劑的擴散系數非常小，因此在注入后的退火過程中，大部分注入過程中的擴散雜質可以忽略不計。

但是，如果注入過程中對晶格的破壞接近于非晶態，則晶格很難恢復。因此，通常使用高溫(~500°C)注入，特別是當注入劑量非常高時。此外，有必要在非常高的溫度(>1700°C)下進行注入后退火，以實現晶格恢復和高電激活率。這種高溫退火可能會導致不一致的硅蒸發和粗糙的表面。

圖中上半部分內容顯示了電激活率對注入氮 (N) 或磷 (P) 的 SiC 的退火溫度的依賴性;注入在室溫 (RT) 下進行。1300℃以下退火溫度的活化率非常小(<10%)，需要1600~1700℃高溫退火才能獲得近乎完美的活化率(>95%)。

圖中下半部分內容顯示了在 1700°C 退火 30 分鐘的 N 或 P 注入 SiC 的薄層電阻與總注入劑量之間的關系。當注入劑量相對較低(<3 × 10^14 cm-2)時，無論注入溫度(RT 或 500°C)如何，N+ 注入類型的薄層電阻都沒有顯著差異。在 RT 注入的情況下，注入劑量下的薄層電阻約為 0.7-1 × 10^15 cm-2，并且隨著注入劑量的進一步增加而增加。在這個高劑量區域，常溫注入造成的晶格損傷非常嚴重?；罨嘶鸷?，注入區含有高密度的堆垛層錯和3C-SiC晶粒。

另一方面，觀察到薄層電阻隨著熱注入劑量的增加而降低。氮注入區域的最大薄層電阻在 300 Ω/sq. 時幾乎飽和，這可能受到 N 原子在 SiC 中相對較低的溶解度的限制。通過熱注入 P，薄層電阻可以進一步降低到 30-50 Ω/sq。由于 P 的溶解度極限較高，這個過程是可能的。

審核編輯：湯梓紅