關(guān)于Ezchip

上海逸集晟網(wǎng)絡(luò)科技有限公司成立于2018年3月。是一家專注于幫助集成電路設(shè)計企業(yè)提升設(shè)計能力、優(yōu)化設(shè)計流程、提高設(shè)計生產(chǎn)力的軟件與服務(wù)提供商。

公司創(chuàng)始人及其團(tuán)隊核心人員在集成電路設(shè)計行業(yè)有著15-20年豐富的工作經(jīng)驗，擁有十?dāng)?shù)個SoC芯片的設(shè)計實施和直接量產(chǎn)的成功案例，對于整個集成電路特別是SoC的前后端設(shè)計流程有著深刻認(rèn)識和獨(dú)到見解。借助核心成員多年在集成電路設(shè)計領(lǐng)域的項目經(jīng)驗，根據(jù)SoC集成電路設(shè)計開發(fā)的共性需求，公司推出了包括SoC集成設(shè)計工具、腳本語言設(shè)計方法、SoC集成驗證框架、眾多IP集成模型等在內(nèi)的SoC敏捷開發(fā)整體解決方案。

公司目前主要產(chǎn)品的為ezchip集成設(shè)計工具。通過web服務(wù)在線配置或文本描述的方式輸入設(shè)計意圖，該工具可自動完成芯片集成HDL源代碼、設(shè)計文檔、驗證環(huán)境及時序約束腳本的設(shè)計，通過與目前主流EDA工具的協(xié)同工作，可極大地節(jié)省SoC集成設(shè)計/驗證人力、縮短項目研發(fā)周期、提升代碼品質(zhì)，使設(shè)計團(tuán)隊擁有SoC敏捷開發(fā)的能力。

與此同時，公司也在自研硅IP投入了大量資源，正在自主研發(fā)包括可定制DSP，可配置多協(xié)議總線在內(nèi)的多種IP。

公司產(chǎn)品已經(jīng)得到多個集成電路設(shè)計企業(yè)的認(rèn)可，手握多項專利和軟件著作權(quán)，并為業(yè)內(nèi)多家知名企業(yè)提供服務(wù)。

IP產(chǎn)品及服務(wù)簡介

ic-studio：圖形化在線SOC集成平臺

·數(shù)字和模擬IP例化、快速連線

·系統(tǒng)模塊（總線、時鐘、復(fù)位等）自動生成

·方便快捷的重構(gòu)迭代設(shè)計

·設(shè)計文檔自動生成

-基于web和云計算的圖形化自動設(shè)計平臺

·文檔

·系統(tǒng)模塊代碼

·集成代碼

·驗證代碼/環(huán)境

·軟件驅(qū)動代碼

·SDC

-快速構(gòu)建、重構(gòu)SOC

例化、刪除、移動、替換、重命名……

-基于bundle的快速連線和連線合法性檢查

比interface更方便、強(qiáng)大、安全

-圖形化配置，自動生成復(fù)雜總線

可視化定制總線，所見即所得

-系統(tǒng)模塊設(shè)計文檔自動生成代碼、架構(gòu)圖等工程文件

保證工程文檔圖表等與代碼對應(yīng)，避免簡單重復(fù)工作

-自動生成時鐘約束文件

與綜合、后端無縫對接

-自動生成軟件驅(qū)動

與驗證、測試、軟件無縫對接

memory-studio：圖形化memory wrapper生成工具

·圖形化拼接和優(yōu)化memory

·自動生成memory wrapper（仿真、綜合和FPGA版本）

-從compiler工程文件導(dǎo)入memory庫

-自動根據(jù)優(yōu)化策略拼接需要的memory wrapper，自動生成對應(yīng)的RTL代碼

-同時生成仿真版本、綜合版本和FPGA版本代碼

-自動化的抽線功能

-直觀的定制拼接

低功耗設(shè)計整體解決方案

-自有analog IP

-規(guī)格化描述低功耗設(shè)計

-自動生成PMU硬件設(shè)計及與analog IP的連接

-自動生成UPF/CPF

靈活的部署方式

·公有云部署

-ezchip自有服務(wù)器，電信機(jī)房托管

-數(shù)據(jù)庫管理設(shè)計數(shù)據(jù)

·私有云部署

-提供服務(wù)器做局域網(wǎng)內(nèi)部署

-和公有云一致的體驗和服務(wù)

審核編輯 ：李倩