在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SystemVerilog中帶參數的let介紹

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:驗證哥布林 ? 2022-12-05 10:38 ? 次閱讀

“let”和define一樣,也是可以帶有參數的。

module abc;
 logic clk, x, y, j;
 logic [7:0] r1;
 let lxor (p, q=1’b0) = p^q;
 always @ (posedge clk) begin
 for (i = 0; i <= 256; i++) begin
 r1 = lxor( i ); 
 //After expanding the ‘let’ instance, 
 //this will be r1 = i ^ 1’b0;
 end
 end
 endmodule

在上面的例子中,“let”中包含2個參數“p”和“q”。

lxor(i)將i傳遞給“p”,"q"還是默認值1‘b0。

所以

r1 = lxor( i );

等價

r1 = i ^ 1’b0;






審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • ABC
    ABC
    +關注

    關注

    0

    文章

    12

    瀏覽量

    8962
  • Verilog編程
    +關注

    關注

    0

    文章

    3

    瀏覽量

    1553

原文標題:SystemVerilog中帶參數的“let”

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    SystemVerilog的Virtual Methods

    SystemVerilog多態能夠工作的前提是父類的方法被聲明為virtual的。
    發表于 11-28 11:12 ?720次閱讀

    SystemVerilog的“const”類屬性

    SystemVerilog可以將類屬性聲明為常量,即“只讀”。目的就是希望,別人可以讀但是不能修改它的值。
    發表于 11-29 10:25 ?2166次閱讀

    SystemVerilog的聯合(union)介紹

    SystemVerilog ,聯合只是信號,可通過不同名稱和縱橫比來加以引用。
    的頭像 發表于 10-08 15:45 ?1454次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的聯合(union)<b class='flag-5'>介紹</b>

    systemverilog------Let's Go

    官方的一個systemverilog詳解,很詳細。推薦給打算往IC方面發展的朋友。QQ群374590107歡迎有志于FPGA開發,IC設計的朋友加入一起交流。一起為中國的IC加油!!!
    發表于 06-02 09:47

    SystemVerilog的斷言手冊

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    發表于 07-22 14:12 ?20次下載

    基于SystemVerilog語言的驗證方法學介紹

    文章主要介紹《VMM for SystemVerilog》一書描述的如何利用SystemVerilog語言,采用驗證方法學以及驗證庫開發出先進驗證環境。文章分為四部分,第一部分概述了用Syst
    發表于 05-09 15:22 ?52次下載
    基于<b class='flag-5'>SystemVerilog</b>語言的驗證方法學<b class='flag-5'>介紹</b>

    SystemVerilog語言介紹匯總

    作者:limanjihe ?https://blog.csdn.net/limanjihe/article/details/83005713 SystemVerilog是一種硬件描述和驗證語言
    的頭像 發表于 10-11 10:35 ?2422次閱讀

    SystemVerilog$cast的應用

    SystemVerilog casting意味著將一種數據類型轉換為另一種數據類型。在將一個變量賦值給另一個變量時,SystemVerilog要求這兩個變量具有相同的數據類型。
    的頭像 發表于 10-17 14:35 ?2902次閱讀

    SystemVerilog的操作方法

    SystemVerilog提供了幾個內置方法來支持數組搜索、排序等功能。
    的頭像 發表于 10-31 10:10 ?2941次閱讀

    SystemVerilog可以嵌套的數據結構

    SystemVerilog除了數組、隊列和關聯數組等數據結構,這些數據結構還可以嵌套。
    的頭像 發表于 11-03 09:59 ?1639次閱讀

    SystemVerilog的struct

    SystemVerilog“struct”表示相同或不同數據類型的集合。
    的頭像 發表于 11-07 10:18 ?2514次閱讀

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄賦值和對象復制的概念是有區別的。
    的頭像 發表于 11-21 10:32 ?940次閱讀

    SystemVerilog的“let”語法

    相比`define的全局scope,“let” 可以只作用在局部scope。
    的頭像 發表于 12-05 10:55 ?2114次閱讀

    SystemVerilog的Semaphores

    SystemVerilogSemaphore(旗語)是一個多個進程之間同步的機制之一,這里需要同步的原因是這多個進程共享某些資源。
    的頭像 發表于 12-12 09:50 ?3423次閱讀

    Systemverilog的Driving Strength講解

    systemverilog,net用于對電路連線進行建模,driving strength(驅動強度)可以讓net變量值的建模更加精確。
    的頭像 發表于 06-14 15:50 ?1657次閱讀
    <b class='flag-5'>Systemverilog</b><b class='flag-5'>中</b>的Driving Strength講解
    主站蜘蛛池模板: 美人岛福利| 久久国产美女| 大象焦伊人久久综合网色视| 黄色精品视频| 丁香视频在线观看播放| a毛片网站| 天堂在线最新版资源www| 欧美乱强性伦xxxxx| 插插插天天| 亚洲一区二区在线| 中文字幕第十页| 四虎永久免费影院在线| 欧美精品四虎在线观看| 黄色18网站| 一级片在线免费观看| 日韩成人免费观看| 日本sese| 99久久国产免费 - 99久久国产免费 | 性天堂网| 你懂的亚洲| 俺去啦五月| 欧美四色| 亚洲天堂视频一区| 亚洲video| 久久男女| 天天干天天干天天操| 日韩高清在线日韩大片观看网址| 精品成人| 青草青青视频| 成人a毛片高清视频| 日日操夜夜爱| avbobo在线观看| 亚洲swag精品自拍一区| 免费播放特黄特色毛片| 亚洲好骚综合| 免费在线h视频| 亚洲最大成人在线| 久久这里只有精品1| 天天谢天天干| h国产在线观看| 婷婷第四色|