以下內容為Samtec做過SI相關主題研討會上，專家做的一些問題溝通互動，關于PCIe 85 歐姆的布線的問題。

丹尼：史蒂夫，你能給我們簡要介紹一下這次網絡研討會嗎？你為什么選擇這個主題？

史蒂夫：如今，高速系統面臨著許多必須在同一堆疊中實現的同步阻抗要求 -以太網的100歐姆差分阻抗，90歐姆的USB，85歐姆的PCIe以及無數的單端DDR要求。我們希望遵循規范，以正確的阻抗選擇組件和布線走線。然而，有時也存在一些障礙——首選元件不是 85 歐姆，或者上游封裝是另一種阻抗。我們想遵循 PCIe 的 85 歐姆的口頭禪，但這可能并不容易。我們能做什么，規范怎么說？

丹尼：PCIe 是否需要 85 歐姆連接器？

史蒂夫：讓我們直接進入規范。關于 PCIe 85 歐姆要求，規范說“此要求不適用于過孔、連接器、封裝、電纜和其他類似結構” PCIExpress 卡 EletroMechanical 規范修訂版 中的內容：

85歐姆以外的連接器是可以接受的，事實上這很常見。在短時間內，觸點暴露在空氣中（如CPU插槽），這會增加阻抗。這些短距離偏移將高于85歐姆，但在回波損耗中不會起不利影響。事實上，在兼容的 Gen3 和 Gen4 連接器上觀察到 110 歐姆是很常見的。

丹尼：在PCB上，是否需要85歐姆布線？

史蒂夫：對于遵循CEM（卡電子機械）規范的可互操作系統和卡，它是必需的，確保任何配接設備的阻抗匹配。

所有其他系統（具有任意數量的連接器或電纜）都可以使用任何PCB阻抗。許多封裝和連接器設計為支持多個I / O，并且具有100歐姆甚至93歐姆的阻抗作為平衡折衷方案。我建議查看并確定哪種阻抗可能最適合您的特定設計。

93歐姆布線變得越來越普遍，但繼續使用85歐姆布線以及更高阻抗的封裝和連接器并非沒有道理。較低的PCB阻抗確實具有一些優點，包括更低的損耗，更好地匹配密集的BGA，以及對阻抗變化的更大容忍度等等。

丹尼：通過布線傳輸PCIe是否需要85歐姆？

史蒂夫：選擇電纜阻抗以匹配PCB上使用的阻抗是很誘人的。但是，有幾個需要考慮因素：首先，更高頻率的反射比PCB本身對配接連接器阻抗的參數更大。如果給定連接器的輸入信號從PCB上的85增加到93歐姆，則最好保持在93歐姆，并且不會通過減少到85歐姆電纜來產生新的反射。

其次，阻抗和損耗之間的關系與PCB關系成反比。也就是說，較高阻抗的電纜具有較少的插入損耗，而較高阻抗的PCB則具有更大的損耗。85 歐姆和 100 歐姆之間的損耗差高達 14%。

最終，電纜阻抗的選擇取決于系統的優先級。如果插入損耗是最大的限制，那么 93 或 100 歐姆電纜是最佳選擇。

丹尼：非常好！有什么結束語嗎？

史蒂夫：希望我們的讀者能夠查看他們的特定設計，選擇最佳阻抗，而不是局限于85歐姆。請記住，當使用可互操作的CEM插槽時，該規范僅要求PCB布線為85歐姆。當涉及到連接器、電纜、封裝和 PCB 與其他連接器的布線時，該規范允許任何最適合您的設計的阻抗。

一己之見：很久之前就有聽連接器的廠商說過，端子的設計一般做不到85歐姆，都是在90歐姆以上，當時就很好奇，為什么這樣？當時給出的解釋是工藝方面的問題。這篇文字給出的最佳阻抗說法，換句話說，所有的設計都是匹配和控制能量的反射。心有規則而不拘泥于此，抓住本質的東西，這才是總線鏈路設計的管控基本法。

審核編輯：湯梓紅