作者：Christine Bernal、Janchris Espinoza和Aprille Arjhilynne Hernandez-Loyola

IBIS模型通常通過設計電路仿真生成。但是，在某些情況下，設計文件已過時、不可用，或者由于舊的、已發布的零件而僅以不可行的原理圖文件格式提供。本文旨在提供一個高級程序，通過使用實際單元通過臺式測量生成IBIS模型 - 從數據提取到模型驗證。在數據收集中使用專用測試夾具，最大限度地減少寄生走線可能引起的阻抗失配，以管理信號完整性約束并確?？煽康腎BIS模型。然后通過仿真和臺架測量對其進行驗證，使其符合IBIS模型的質量等級3。

介紹

輸入/輸出緩沖區信息規范（IBIS）是一種行為模型，作為生成設備模型的標準格式，在全球范圍內越來越受歡迎。設備模型的準確性取決于行業提供的IBIS模型的質量。因此，為信號完整性仿真提供高質量、可靠的IBIS模型是對客戶的堅定承諾。

生成IBIS模型的一種方法是通過模擬;但是，在某些情況下，設計文件不可用，因此無法根據仿真結果生成IBIS模型。在這種情況下，通過臺式測量生成IBIS模型是解決這一差距的解決方案，可以提供高質量和更真實的設備行為模型。圖1顯示了通過臺架測量生成IBIS模型的完整階段。使用實際芯片，提取器件的接收器和驅動器緩沖器行為，以表示電流與電壓（I-V）數據和電壓與時間（V-t）數據。

圖1.IBIS模型通過臺架測量生成過程。

然后，該模型將根據具有完整加載條件的實際工作臺設置進行驗證。此過程提供質量等級2b的IBIS模型。為了實現更高的質量等級3模型，生成的IBIS模型還將根據器件的晶體管級設計以及推薦的負載條件進行驗證。

為了表征質量，IBIS質量任務組制定了一個使用五個QC階段的質量控制（QC）過程。他們開發了一個清單來定義不同的質量水平，如表1所示。

表1中給出的質量水平為IBIS模型質量提供了標準，該標準因供應商而異.1擁有IBIS模型準確性標準將確?？蛻臬@得準確可靠的模型。模型的質量級別越高，其數據就越準確，因為質量級別越高，需要更多的驗證過程。

基于Roy Leventhal和Lynne Green的《半導體建模：用于模擬信號，功率和電磁完整性》一書，2IBIS正確性檢查表有五個公認的質量級別。

質量等級 0 - 通過 IBISCHK

質量等級 0 要求應至少通過 IBIS 解析器。IBISCHK必須產生零錯誤，如果無法消除所有警告，則必須解釋所有警告。理想情況下，不應有警告，但已認識到某些警告無法刪除。來自解析器檢查的“錯誤”、“警告”和“注釋”消息可作為IBIS模型制作者識別錯誤并輕松糾正錯誤的指南。有關IBIS模型解析器檢查，請參見圖2。

圖2.IBIS模型通過IBISCHK。

質量級別 1 - 完整且正確，如清單文檔中定義

質量等級1的IBIS模型通過質量等級0，并額外檢查基本模擬測試的正確性和完整性。它包括正確定義的封裝寄生、引腳配置和負載參數。斜坡速率和典型值/最小值/最大值必須符合器件規格。此處質量等級 1 下的詳細要求也可以作為參考。

質量級別 2a - 與仿真的關聯

質量等級2a將IBIS模型的性能與器件的晶體管級設計進行比較。IBIS模型連接到負載時的性能與相同負載下的器件晶體管級設計相關。然后比較兩個仿真設置的結果，并檢查模型是否通過質量等級2a。詳細信息在“驗證和結果”一節中討論。

質量等級 2b — 與實際硅測量的相關性

質量等級2b將IBIS模型的性能與設備的實際單元進行比較。與質量等級 2a 一樣，在關聯期間，必須將相同的負載連接到兩個設置。該模型將根據相關性結果作為質量級別 2b 傳遞。詳細信息將在“驗證和結果”一節中討論。

質量等級3—晶體管級仿真與IBIS臺架測量的相關性

質量等級3指定IBIS模型根據晶體管級設計和實際單元進行驗證。要使模型通過質量級別 3，它必須同時通過質量級別 2a 和 2b 的相關性。最重要的是，模型必須通過IBIS解析器測試（質量等級0）并滿足IBIS質量檢查表（質量等級1）。詳細信息將在“驗證和結果”一節中討論。

使用案例

本文以ADuM4146為例，這是一款隔離式柵極驅動器，專門針對驅動碳化硅（SiC）MOSFET進行了優化。ADuM4146具有三個輸入引腳（VIP、VIN和RESET）和兩個漏極開路引腳（就緒和故障），但本文僅討論每種緩沖器類型一個引腳。這是因為為具有相似緩沖類型的引腳構建和驗證IBIS模型的過程是相同的。VIP引腳將用作輸入緩沖器的用例，FAULT將用作漏極開路緩沖器的用例。

需要注意的是，盡管類似的緩沖區類型具有相同的IBIS建模過程和驗證，但這并不一定意味著它們具有相同的IBIS數據。本文僅討論每種緩沖器類型一個引腳，以簡化構建IBIS模型和驗證過程的說明。

ADuM4146具有標準的小外形寬體封裝（SOIC_W），在驗證過程中表示為電阻、電感和電容（RLC）。封裝RLC值由封裝工程師通過仿真提取。專用印刷電路板（PCB）與封裝寄生類似：它由RLC寄生表示，值由PCB工程師提取。

圖3.ADuM4146功能框圖

表2顯示了ADuM4146引腳配置以及每個引腳對應的緩沖器類型。此信息將用于IBIS模型的[Pin]關鍵字。

宜必思工作臺測量程序

通過工作臺測量收集數據可能會受到不同外部因素的影響。應補償這些因素以實現相關性并提供高質量的模型。

為了盡量減少外部因素的影響，被測器件（DUT）被放置在專用夾具上，旨在減少可能導致測量器件行為不準確的無用電容，如圖4所示。寄生電容是實際硅測量中的一個重大問題，通常是限制器件型號工作頻率和帶寬的因素。

圖4.用于IBIS工作臺測量的專用夾具。

通過臺架測量生成IBIS模型的步驟：

準備設置

表3顯示了臺架測量的IBIS預建模階段要求，表4顯示了定義緩沖區行為的不同模型類型和模型組件。文章“IBIS建模——第1部分：為什么IBIS建模對設計成功至關重要”中詳細討論了模型類型。3以及“IBIS建?！?部分：為什么以及如何創建自己的IBIS模型”。4您也可以參考IBIS建模食譜。5

工作臺設置

了解設備的工作原理對于IBIS模型的數據收集至關重要。如圖1所示，這是第一階段，通過提取I-V數據和V-t數據來完成。兩者都以表格形式表示。

I-V數據包括ESD箝位行為和驅動器強度，而V-t數據表示從低狀態到高狀態的轉換，反之亦然。開關行為是在連接到輸出引腳的負載下測量的，該負載相當于輸出緩沖器將驅動的值。然而，通常的負載值為50 Ω，以表示典型的傳輸線阻抗。

對于 I-V 測量，使用能夠灌入和拉電流的可編程電源和曲線示圖儀來掃描電壓并收集緩沖器的電流行為。建議在 –V 的電壓范圍內獲取數據DD至 2 × VDD，以及典型、最小和最大拐角。V-t 測量需要使用具有適當帶寬的示波器和低電容探頭。

DUT 安裝在專用夾具上，將使用溫度強制系統在不同的溫度條件下進行測試，以捕獲最小、典型和最大性能。在這種情況下，最小（最弱的驅動強度，最慢的邊沿）數據在125°C下獲取，最大（最強的驅動強度，最快的邊沿）數據在–40°C下獲取。

工作臺數據提取

一旦確認工作臺設置準備就緒，就可以開始收集所需的I-V和V-T數據。輸出和I/O緩沖器需要I-V表和上升/下降數據，而輸入緩沖器只需要I-V表。

I-V（電流與電壓）數據測量

I-V曲線測量涵蓋了四個IBIS關鍵詞——[上拉]和[下拉]表示上拉元件在高電平驅動時的I-V行為，下拉元件在低電平驅動時的I-V行為，而[功率箝位]和[GND箝位]表示ESD保護二極管在高阻抗狀態下的I-V行為。

要測量 I-V 特性，請將組件安裝在專用板上，并將電源和接地引腳連接到電源。準備溫度強制系統，調整到所需的溫度，然后等待其穩定下來。在推薦范圍內掃描電壓，然后使用曲線示圖儀測量所需緩沖器的電流。

用于上拉和電源鉗位數據的掃描器件的正節點應連接到電源電壓，負節點應連接到引腳，而用于下拉和接地箝位數據的掃描器件應以地為參考。當曲線示圖儀無法掃描整個范圍時，可能需要外推。

圖5顯示了輸入緩沖器（VI+） I-V 接地箝位測量，而圖 6 顯示了其測量行為。當輸入低于地電位時，觸發接地箝位電路，產生負電流，接近并建立于零。輸入引腳（VIP）沒有電源箝位元件，因此其模型將沒有電源箝位數據。

圖5.ADuM4146工作臺設置，用于I-V箝位測量。

圖6.ADuM4146輸入緩沖器臺測得的接地鉗位。

對輸出緩沖器的ESD箝位、上拉和下拉數據采用相同的方法。但在本例中，ADuM4146就緒引腳和故障引腳均為漏極開路緩沖器;因此，它們沒有上拉元件，只需要下拉數據。

圖7.ADuM4146漏極開路緩沖器下拉結果

圖7顯示了ADuM4146開漏緩沖器的下拉數據結果。下拉曲線從負電流開始，然后越過零點到達正象限，也在 –V 的范圍內DD至 2 × VDD.

緩沖電容 （C_comp） 提取

根據IBIS建模手冊4.0版，“每個焊盤的總芯片電容或C_comp參數是從焊盤到緩沖器中看到的電容，以實現完全放置和布線的緩沖器設計，不包括封裝效應。5獲取C_comp值的一種方法是使用以下公式。

哪里：

C在= 器件輸入電容

C.pkg= 器件封裝電容

V-t（輸出電壓與時間的關系）數據測量

V-t曲線測量還涵蓋了四個IBIS關鍵詞——[上升Vddref]和[下降Vddref]涉及負載參考電源時從低到高和高到低的轉換，而[上升Gndref]和[下降Gndref]涉及負載以地面為參考的從低到高和高到低的轉換。與此相關的是關鍵字 [Ramp]，它定義了從一種狀態更改為另一種狀態時的轉換速率，取在波形的 20% 到 80% 處。

測量上升和下降時間數據需要在緩沖器上使用示波器來驅動所需負載。在這種情況下，使用50 Ω電阻來表示傳輸線阻抗。對于漏極開路類型，將負載連接到緩沖器和電源電壓，以參考VDD1測量開關行為。確保根據需要使用溫度強制系統穩定溫度，以捕獲最小、典型和最大范圍。圖8顯示了ADuM4146針對就緒和故障引腳開關行為的實際工作臺設置。鑒于ADuM4146數字輸出引腳為漏極開路，則只需要以電源電壓為基準的上升和下降行為。

圖9和圖10顯示了在晶體管級仿真和實際硅測量中捕獲的FAULT引腳的上升和下降波形。兩種設置都使用相同的加載條件，即連接到 VDD1 的 50 Ω，跨越典型、最小和最大拐角。

圖8.ADuM4146工作臺設置，用于就緒/故障開關行為。

圖9.ADuM4146 VDD1基準電壓源處的故障引腳上升波形

圖 10.ADuM4146 VDD1基準電壓源上的故障引腳下降波形。

構建IBIS模型

創建IBIS模型的下一階段是處理收集的數據并構建模型本身。在此階段，原始數據表以IBIS文本格式插入到必要的關鍵字之后，包括設備參數。本文“IBIS建?！?部分：為什么IBIS建模對設計成功至關重要”一文中對此進行了詳細討論。3

圖 11.通過臺式測量生成的ADuM4146 IBIS模型。

圖11顯示了通過臺式測量生成的ADuM4146 IBIS模型。該模型應通過IBIS解析器，其中包括基本檢查，例如I-V和V-t表之間的匹配以及查看表數據的單調性。在繼續驗證過程之前，應完全解決所有錯誤、警告和注釋。此外，該模型應滿足IBIS質量檢查表。

驗證和結果

本文的驗證過程將遵循本系列第二篇文章“IBIS建?！?部分：為什么以及如何創建自己的IBIS模型”中介紹的過程。4有關IBIS模型驗證過程的更多詳細信息將在那里討論。

圖 12.IBIS模型質量等級3驗證流程圖。

模型必須首先通過解析器測試，可以使用集成IBISCHK的軟件或使用ibis.org的開源可執行代碼進行檢查。通過解析器測試后，必須將模型與其晶體管級原理圖或實際硅單元相關聯。由于本文旨在實現質量等級3模型，因此ADuM4146的IBIS模型將與其晶體管級原理圖和實際單元相關聯。將設置品質因數（FOM）值以確定IBIS模型是否通過這兩個相關性。在這種情況下，兩個相關性的FOM值必須大于或等于95%才能通過質量等級3 IBIS模型驗證。圖12顯示了IBIS模型必須經歷的驗證過程的流程圖，才能通過質量等級3。

曲線指標下的面積將用于計算兩個相關性的 FOM 值。必須在兩組相關性上放置相同的加載條件。在驗證過程中，建議遵循數據手冊中指示的負載條件，以測試器件的正常運行情況。

為了根據基準（例如，IBIS與臺架測量相關性）正確驗證IBIS模型，必須將信號在臺架測量設置中經過的PCB走線添加到IBIS仿真設置中。

以下是為達到質量等級3 IBIS模型而執行的兩個條件。

IBIS質量2a級驗證

圖 13.IBIS模型質量等級2a驗證過程。

圖13顯示了IBIS模型質量等級2a的驗證過程。該關聯過程旨在評估IBIS模型數據將在多大程度上產生與晶體管級仿真結果相匹配的仿真。圖14顯示了ADuM4146的輸入和漏極開路緩沖器在負載條件下的IBIS模型仿真設置。

圖 14.ADuM4146輸入和漏極開路緩沖器仿真設置

圖 15.ADuM4146晶體管級設計仿真設置，帶負載條件（輸入緩沖器）。

圖 16.ADuM4146晶體管級設計仿真設置，帶負載條件（漏極開路緩沖器）。

圖15和圖16分別顯示了晶體管級設計仿真設置以及輸入和漏極開路緩沖器的負載條件。器件的封裝RLC值被添加到緩沖器和負載之間，以復制IBIS設置中的封裝寄生。

圖 17.晶體管級設計與IBIS模型驗證結果（輸入緩沖器）。

圖 18.晶體管級設計與IBIS模型驗證結果（漏極開路緩沖器）。

圖17和圖18分別顯示了在標準負載下運行IBIS模型并將結果與使用相同負載的晶體管級參考仿真進行比較時，輸入和漏極開路緩沖器的相關結果。50 Ω電阻用作漏極開路緩沖器的IBIS與晶體管級相關設置的負載。對脈沖輸入為10 μs的兩種設置執行瞬態分析。

表5顯示了兩個緩沖器模型與其晶體管級原理圖相關的計算FOM值。由于兩個緩沖模型的FOM值都大于95%，因此IBIS模型通過了質量等級2a。

IBIS質量等級2b驗證

IBIS質量等級2b要求模型與工作臺測量相關，因此需要考慮可能影響工作臺測量性能的因素。執行臺式測量時的主要挑戰是信號衰減，這主要是由跡線寄生效應引起的。測量來自實際單元的數據時，最好使用帶有低電容探頭的專用板，以盡可能減少跡線寄生效應的影響。在這種情況下，IBIS工作臺專用板是信號完整性問題的解決方案，減少了可能引入目標信號的不需要的信號引起的衰減。圖19顯示了IBIS質量等級2b的驗證過程。

圖 19.IBIS模型質量等級2b驗證過程。

IBIS模型相關性的主要目標是獲得盡可能接近參考的結果。在示波器中捕獲上升/下降時間數據時，最好使用負載極低的探頭來減少信號衰減。探頭和儀器組合引入的誤差會對目標信號產生重大影響。根據泰克的說法，“特殊的濾波技術和正確選擇的工具，以解嵌測量系統對信號的影響，顯示邊沿時間和其他信號特性，是測量實際硅性能時要考慮的關鍵因素。6

圖20和圖21分別顯示了考慮負載條件的輸入和漏極開路緩沖器的IBIS模型的仿真設置。串聯到緩沖器的RLC值是來自電路板走線的寄生值。在通過夾具添加任何載荷以復制實驗室設置時，重要的是要考慮它們對模型性能的影響。

圖 20.具有加載條件（輸入緩沖區）的實際IBIS仿真設置。

圖 21.具有加載條件的實際IBIS仿真設置（漏極開路緩沖器）。

圖 22.具有加載條件（輸入緩沖器）的工作臺設置。

圖 23.帶負載條件的工作臺設置（漏極開路緩沖器）。

圖22和圖23分別顯示了基準設置的示意圖，分別顯示了輸入和漏極開路緩沖器的加載條件。5 V脈沖信號用于驅動漏極開路緩沖器，該緩沖器連接到50 Ω負載。輸入和漏極開路緩沖器的IBIS仿真和臺架測量的相關結果分別如圖24和圖25所示。

圖 24.實際硅單元與IBIS模型驗證結果（輸入緩沖器）。

圖 25.實際硅單元與IBIS模型驗證結果（漏極開路緩沖器）。

表6顯示了輸入和漏極開路緩沖器的FOM值與實際硅臺測量值相關時。FOM值大于95%，這意味著兩個緩沖區的IBIS模型通過質量等級2b。由于該模型通過了質量等級2a和質量等級2b，因此現在可以將其視為質量等級3的IBIS模型。

結論和要點

提取硬件到模型關聯所需的數據是通過臺架測量構建高質量IBIS模型最具挑戰性的過程之一。通過仔細關注細節并了解I/O電路的行為，可以實現實驗室測量與IBIS仿真結果之間的緊密關聯。消除盡可能多的衰減是具有高相關性FOM值的關鍵?？紤]到這一點，建議使用具有良好匹配設備和附件的專用測試夾具，以確保信號的完整性。

同樣重要的是要記住，在相關性方面，IBIS模型和參考設置在信號將通過的走線方面必須相同。這減少了相關性中引起的誤差，從而增加了 FOM 值。

擁有IBIS質量3級模型對半導體供應商和客戶來說都是一個優勢。這確保了模型在從硅前到實際硅測量進行驗證時具有更高的精度水平。

審核編輯：郭婷