作者：Dr. Bernhard Strzalkowski

本文通過故意破壞IGBT/MOSFET功率開關來研究柵極驅動器的隔離耐受性能。

在電動/混合動力汽車等高可靠性、高性能應用中，隔離式柵極驅動器需要確保隔離柵在任何情況下都保持完整。由于Si-MOSFET/IGBT的不斷改進以及GaN和SiC技術的引入，現代功率轉換器/逆變器的功率密度正在上升。因此，需要新的、高度集成的、隔離的、可靠的柵極驅動器。這些驅動器的外形尺寸很小，因為電氣隔離已經集成在驅動器芯片上。這種電氣隔離可以通過集成的高壓微變壓器或電容器來實現。1, 2, 3一個不可預測的系統故障可能會損壞和爆炸電源開關甚至整個電源逆變器。因此，需要研究高功率密度逆變器的柵極驅動器隔離安全性能。在最壞的情況下，當電源開關損壞時，必須測試和驗證隔離可靠性。

介紹

在最壞的情況下，當高功率MOSFET/IGBT發生故障時，逆變器的數千μF組電容將迅速放電。釋放的能量會導致 MOSFET/IGBT 損壞、封裝爆炸和等離子體退出環境。4一部分能量流入柵極驅動器電路，導致電氣過應力。5由于功率密度極高，即使芯片本身發生故障，驅動芯片的構造也應保持電氣隔離。

構建現代、高度集成的柵極驅動器

芯片級隔離采用平面微變壓器方法，提供電氣隔離。它采用晶圓級技術制造，并配置為半導體元件外形。1i耦合器通道由兩個集成電路（IC）和芯片級變壓器組成（圖1）。絕緣層提供隔離柵，以分隔每個變壓器的頂部和底部線圈（圖 2）。數字隔離器在刨光變壓器線圈之間使用至少20 μm厚的聚酰亞胺絕緣層，這是晶圓制造工藝的一部分。這種制造工藝允許隔離元件以低成本、卓越的質量和可靠性與任何代工廠半導體工藝集成。圖2中的橫截面顯示了由厚聚酰亞胺層隔開的頂部和底部線圈的匝數。?

圖1.MOSFET半橋驅動器ADuM3223的芯片排列。

圖2.ADuM3223：微變壓器橫截面。

封裝內的分離式引腳框架完成了隔離。當柵極驅動器輸出芯片因電源開關爆炸而損壞時，內部芯片分區和布置必須確保隔離層保持完整。已實施多項保護措施，以確保柵極驅動器隔離的生存：

正確確定外部電路的尺寸，以限制流入柵極驅動器芯片的能量流

輸出晶體管在驅動芯片上的適當放置

微變壓器在芯片上的適當放置

封裝內部的適當排列控制和驅動器芯片

ADuM3223的內部芯片排列柵極驅動器（圖1）展示了一個芯片放置示例，可避免極端電氣過應力期間的電氣隔離擊穿。

模擬最壞逆變器故障情況的破壞性測試

構建了一個具有385 V和750 V兩個電壓電平的測試電路，以模擬真實的功率逆變器條件。電壓電平385 V在需要使用110 V/230 V交流電網進行功率因數校正的系統中非常常見。750 V 的電壓電平在使用額定擊穿電壓為 1200 V 的開關的驅動應用中使用的大功率逆變器中很常見。

在破壞性測試中，一個逆變器支路（由電源開關和適當的驅動器組成）被打開，直到開關失效。記錄銷毀期間的波形，以確定流入柵極驅動器芯片的能級。研究了幾種保護措施，以限制流入柵極驅動器電路的破壞能量。在破壞性測試中使用了幾種類型的IGBT和MOSFET。

具有受控MOSFET/IGBT損壞的測試電路

對于IGBT/MOSFET驅動器電氣過應力測試（EOS測試），設置了一個非常接近真實條件的電路。該電路包括適合功率范圍為5 kW至20 kW的逆變器的電容器和電阻器。對于軸向型柵極電阻Rg，使用2 W額定功率金屬電阻器。應用一個阻斷二極管D1，以避免能量從高壓電路反轉到外部電源。這也反映了現實條件，因為浮動電源包括至少一個整流器（即自舉電路）。高壓電源HV通過包括電荷電阻Rch和一個開關S1的電路對塊電解質電容充電。

對于EOS測試，施加500 μs的導通信號來控制輸入VIA或 V興業銀行.這種通過微隔離傳輸的導通信號導致功率晶體管T1短路和破壞。在某些情況下，觀察到晶體管封裝爆炸。

使用兩種電壓電平的四種電源開關類型來模擬逆變器損壞。針對特定開關類型的第一次測試是在沒有功率限制電路的情況下進行的，然后是使用功率限制電路進行的。為了限制在損壞階段流入驅動器電路的能量，在某些測試中，齊納二極管Dz（BZ16，1.3 W）直接施加到驅動器輸出引腳。還研究了柵極電阻的不同值。

無能量限制的直接柵極驅動器電路損壞測試電路

進行了另一個模擬最壞情況的測試，其中破壞性能量直接施加到柵極驅動器的輸入和輸出芯片上。在這種破壞性測試中，充滿電的大容量電容器直接連接到柵極驅動器的輸出引腳（圖 4）。該測試表現出最差的過應力，因此檢查了隔離耐受能力。能量直接流入驅動器電路，而柵極電阻是唯一的功率限制器件。繼電器S2將高壓耦合到柵極驅動器輸出電路中。

圖3.EOS電路ADuM4223的布局，用于測量電源開關損壞對隔離耐受性的影響。

圖4.EOS電路ADuM4223的布局，用于確定隔離耐受的能量限值。

圖5顯示了沒有任何器件限制能量流入輸入和輸出芯片的最差情況測試。通過開關S1將高壓750 V直接施加到輸出芯片中，代表了最壞的情況，即中間高壓750 V在沒有能量限制柵極電阻的情況下被引導至驅動器芯片。

圖5.EOS電路ADuM4223在最壞情況下，當能量直接施加到輸入和輸出芯片時。

另一種可能的最壞情況是向驅動器初級側的控制芯片施加過高的電源電壓。建議的最大輸入電源電壓為5.5 V。如果產生輸入電壓的DC-DC轉換器失去穩壓，其輸出電壓可能會增加。在失去穩壓的情況下，對于最先進的DC-DC轉換器，轉換器的輸出電壓可能會增加兩到三倍。施加到ADuM4223輸入芯片的能量有限，并且一如既往，電阻、電源開關和電感器等其他器件也已到位。這些設備阻礙能量流入控制芯片。選擇15 V電源電壓，電流限制為1.5 A，以真實模擬DC-DC轉換器故障。

實驗結果

表1顯示了使用圖3、圖4和圖5電路進行的過應力測試的結果。為了確定保護電路的影響，對每種MOSFET/IGBT功率開關類型進行了兩次測試。對于 9、10 和 11 的最壞情況測試，使用機械開關 S1 和 S2。

通常，齊納二極管有助于保護驅動器電路，如表所示（將測試1與測試2進行比較時）。但是，當柵極電阻值太小時，盡管有齊納二極管，驅動器也會被破壞（比較測試3和測試4）。

通過將測試 2 與測試 3 以及測試 3 與測試 4 進行比較，可以估計駕駛員損壞能量。測試5和6給出了一個非常有趣的結論：超結MOSFET似乎比具有相同額定功率的IGBT產生明顯低于流入柵極驅動器的能量水平。測試9、10和11（無限能量流入控制和驅動器芯片）的目的是研究最壞情況下的隔離耐受性能。

MOSFET 與 IGBT 的不同破壞行為

破壞性測試顯示不同的波形受到電源開關損壞。圖6顯示了超結MOSFET的波形。從導通到芯片破壞之間的時間段約為100 μs。流入驅動器芯片的電流非常有限，可以承受過應力。對于相同的測試條件，標準MOSFET會產生明顯更高的柵極電流和過壓，從而導致驅動器損壞，如圖7所示。

圖6.損壞SPW2460C3產生的波形圖;沒有觀察到驅動程序損壞。

圖7.通過并行損壞 2xFDP5N50 而產生的波形圖;柵極驅動器出現故障。

切屑損壞分析

柵極驅動器的部分封裝在不同開關和不同測試條件下顯示出類似的芯片損壞。圖8顯示了測試8中基于P-MOSFET的輸出驅動器級的損壞情況（表1）。在 750 V 的大電壓下進行的測試引起了 IGBT 爆炸，以及限制裝置 Rg 和 DZ 的破壞;但是，只有非常靠近引腳V鍵合線的小熔融區域DDA是可見的。損傷階段的柵極過電流通過P-MOSFET的本征二極管流入100 μF電容。由于電流擁擠，靠近鍵合線的區域熔化了。未觀察到驅動器芯片進一步損壞，控制芯片上未觀察到隔離損壞。圖9顯示了測試9期間的熔融區域，其中150 V的高電壓直接施加到驅動器芯片上。控制芯片的電氣隔離經受住了這種極端的過應力測試。

圖8.柵極驅動器芯片照片，顯示測試8期間的損壞區域（ADuM4223 #1）。僅在輸出芯片上出現小熔融區域。未檢測到隔離損壞。

圖9.柵極驅動器芯片照片顯示測試9期間損壞區域（ADuM4223 #2）。極端的電氣過應力并沒有破壞控制芯片。未檢測到隔離損壞。

通過開關S1（圖5）將750 V直接施加到輸出芯片中是最壞的情況，因為驅動器電路中消耗了無限的能量。圖10中的芯片照片顯示了驅動器電路的明顯熔融區域，與圖9中的損壞形成鮮明對比，其中超過能量受到柵極電阻的限制。

圖 10.柵極驅動器芯片照片，顯示測試 10 期間損壞的區域。施加到輸出驅動器的無限能量破壞了電路;顯著的熔融區域。但是，沒有觀察到隔離的損壞。

初級側的最壞情況是向控制芯片施加過高的電源電壓。因此，在測試11中，對V施加15 V的電源電壓電子數據處理引腳（圖 5），明顯超過絕對最大額定值 7.0 V。圖11中的照片顯示了V附近的芯片熔融區域電子數據處理針。

圖 11.輸入控制芯片照片，顯示測試 11 期間損壞的區域。施加到電路上的能量在V周圍形成了一個非常有限的熔融區域。電子數據處理針。沒有觀察到隔離的損壞。

結論

電源開關的破壞性測試不會影響集成柵極驅動器ADuM4223/ADuM3223的隔離耐受性。即使驅動器因流入輸出芯片的能量過多而損壞，也只會發生局部和有限的熔融區域。多余的能量通過P-MOS驅動晶體管引導到隔斷電容中。因此，熔融區域只發生在P-MOS區域。

ADuM4223/ADuM3223的芯片布置不允許熔融區域擴散到控制芯片（包括電隔離信號變壓器）中。為了限制流入驅動器輸出的能量，可以使用齊納二極管。齊納二極管與適當的柵極電阻相結合，可以在電源開關損壞階段保護柵極驅動器。可以將柵極電阻設計為在正常工作期間管理功耗，并在電源開關損壞期間將驅動器與電源開關分開。當高電壓直接施加到芯片中時，柵極電阻器充當保險絲。電阻器將芯片損壞限制在輸出電源開關周圍的小熔融區域。

在最壞的情況下，當對輸出芯片施加無限能量時，驅動器輸出引腳附近的熔融區域有限。該測試不影響隔離耐受性。在初級側的最壞情況下，當電源電壓明顯上升到絕對最大額定值以上時，觀察到電源電壓引腳周圍的熔融區域有限。在任何電氣過應力測試中，都沒有減弱隔離的跡象。隨后進行的高壓隔離測試證實了電氣微隔離的耐受性能。適當的芯片結構以及驅動器封裝內的芯片排列避免了破壞性能量擴散到微變壓器的高壓隔離層中。

審核編輯：郭婷