隨著對全球連通性需求的增加，許多衛星通信（衛星通信）系統正在朝著更高的數據速率邁進，并在Ka波段頻譜中增加存在。由于高性能信號鏈現在能夠支持數GHz的瞬時帶寬，并且系統中可能有數百個收發器，因此實現極高吞吐量數據速率的潛力現已成為現實。

此外，許多系統的趨勢是從靜態機械轉向拋物面天線轉向有源相控陣天線。這是由增強的技術和更高的集成度驅動的，可用于將元件間距降低到Ka波段所需的間距。相控陣技術還可以通過在干擾信號方向的天線方向上產生零點來改善干擾抑制。

以下概述描述了可用收發器架構中存在的一些權衡，以及哪些類型的架構可能適用于不同類型的系統。本分析包括衛星系統的一些關鍵規格的細分，以及這些系統級規格如何轉化為收發器信號鏈級組件。

從系統級分析中向動規格

衛星通信系統在高層次上關注的是保持一定的載噪比（CNR），這是鏈路預算計算的結果。保持此 CNR 可確保一定的誤碼率 （BER）。所需的 CNR 取決于許多因素，例如糾錯、信息編碼、帶寬和調制類型。一旦建立了所需的CNR，單個接收器和發射器的規格就可以從高級系統要求中向動。通常，它們首先以接收器所需的系統噪聲溫度增益（G/T）品質因數和發射器的有效各向同性輻射功率（EIRP）的形式向動。

對于接收器，從G/T轉換為較低電平的接收器信號鏈規格，系統設計人員需要知道天線增益和系統噪聲溫度，這是天線指向的位置和接收器噪聲溫度的函數，如公式1所示。從這里，接收器溫度可以在公式2中找到。

接收器信號鏈所需的噪聲系數可以從公式3中找到：

一旦知道接收器噪聲系數，就可以計算級聯分析，以確定信號鏈是否滿足這些要求的規格，以及是否可以根據需要進行調整。

對于發射器，所需的EIRP首先根據接收器的距離（地對衛星或衛星對地）以及接收器的靈敏度來確定。一旦知道了EIRP要求，就會在發射信號鏈的輸出功率和天線的增益之間進行權衡。使用更高增益的天線，發射器的功耗和尺寸可以下降，但代價是天線更大。EIRP 由公式 4 給出。

通過在信號鏈中仔細選擇元件，可以保持所需的輸出功率，而不會導致其他重要參數的下降，例如輸出噪聲頻譜密度和帶外RF能量，這些參數可能會對其他系統造成干擾。

發射器和接收器的其他關鍵規格包括：

瞬時帶寬：信號鏈在任何時間點可以數字化多少頻譜

功率處理：信號鏈在不降低性能的情況下可以處理多大的信號

通道之間的相位相干性：對于新興波束成形系統，確保通道之間的相位可預測，從而簡化波束成形信號處理和校準

雜散性能：確保接收器和發射器不會在不需要的頻率下產生可能影響系統或其他系統性能的射頻能量

圖1.架構比較，（a） 集成 TRx 的高中頻，（b） 采用 GSPS ADC 的雙變頻超外差，（c） 采用 GSPS ADC 的單變頻超外差，（d） 帶 I/Q 混頻器的直接變頻。

在信號鏈設計過程中牢記這些和其他規格對于保證高性能系統滿足任何給定應用至關重要，無論是寬帶多載波聚合集線器還是單個窄帶手持式衛星通信終端。

一般架構比較

一旦確定了高電平規格，就可以決定信號鏈架構。前面列出的可能對架構產生重大影響的關鍵規格之一是瞬時帶寬。這會影響接收器的模數轉換器（ADC）和發射器的數模轉換器（DAC）。為了達到更高的瞬時帶寬，必須以更高的速率對數字化儀進行采樣，這通常會推高整個信號鏈的功耗，但如果根據W/GHz進行判斷，則會降低功耗。

對于帶寬小于100 MHz的系統，類似于圖1a所示的基本架構在許多情況下是最佳的。該架構使用標準下變頻級與集成直接變頻收發器芯片的混合。集成收發器提供高集成度，大幅減小尺寸和功耗。

為了達到高達1.5 GHz的帶寬，可以利用經典的雙變頻超外差架構，結合最新的ADC技術;如圖 1b 所示。這是一種成熟的高性能架構，其轉換級用于濾除不需要的雜散信號。根據接收到的頻段，有一個下變頻級到中頻（IF），然后還有一個額外的下變頻級，使最終IF達到ADC可以數字化的低頻。最終IF越低，ADC性能就越高，但代價是濾波要求增加。通常，由于元件數量增加，這種架構是所提出的四個選項中最大和最高的功率。

圖1c顯示了類似的選項，這是一個由GSPS ADC采樣的更高IF的單變頻級。這種架構利用了ADC能夠數字化的不斷增加的RF帶寬，而性能下降很小。市場上最新的GSPS ADC允許對高達9 GHz的RF頻率進行直接采樣。在此選項中，IF的中心范圍為4 GHz至5 GHz，以便在信號鏈濾波要求和ADC要求之間取得最佳平衡。

最后一個選項如圖 1d 所示。這種架構提供了更大的瞬時帶寬增加，但代價是復雜性和潛在的性能下降。這是一種使用無源I/Q混頻器的直接變頻架構，可以在基帶上輸出兩個彼此偏移90°的中頻。然后，使用雙通道GSPS ADC對每個I和Q支路進行數字化。在這種情況下，可以獲得高達3 GHz的瞬時帶寬。此選項的主要挑戰是保持I和Q路徑之間的正交平衡，因為誤差會通過混頻器、低通濾波器和ADC驅動器傳播。根據 CNR 的要求，這可能是一個可以接受的權衡。

這里給出了一個總體概述，從高層次上描述了這些接收器架構的操作。顯示的列表無論如何都不是包羅萬象的，使用每個選項元素的混合體也是可能的。雖然比較中未涵蓋發射信號鏈，但圖1中的每個選項都有一個相應的發射信號鏈，并且權衡相似。

Ka波段衛星通信接收器示例

通過前面對每種架構的優缺點的討論，我們現在可以將這些理解應用于實際的信號鏈示例。許多衛星通信系統現在都在Ka波段運行，以減小天線尺寸并提高數據速率。這在高通量衛星系統中尤其重要。以下是使用不同體系結構的示例以及更詳細的比較。

對于需要低于100 MHz瞬時帶寬的系統，例如使用甚小孔徑終端（VSAT），可以使用集成收發器芯片（AD9371）的高中頻架構，如圖2所示。這種設計可以實現低噪聲系數，并且由于它具有如此高的集成度，因此它提供了最小的設計尺寸。其性能摘要見表1。

圖2.集成 TRx 的高中頻，高達 100 MHz 帶寬

如果某些系統充當衛星通信系統中多個用戶的集線器，則它們可能一次處理許多載波信號。在這種情況下，每個接收器的帶寬或帶寬/功率成為重要因素。圖3所示信號鏈使用高速ADC，即最近發布的高采樣速率ADCAD9208，可數字化高達1.5 GHz的瞬時帶寬。在本例中，IF置于4.5 GHz，以實現1 GHz的瞬時帶寬。此處可實現的帶寬取決于ADC之前抗混疊濾波器的濾波要求，但通常限制為奈奎斯特區的~75%（采樣速率的一半）。

圖3.采用GSPS ADC的單次下變頻至高中頻

在需要最高瞬時帶寬且可能以CNR形式放棄性能的系統中，可能需要使用圖4所示的信號鏈。該信號鏈采用I/Q混頻器HMC8191，其鏡像抑制性能為~25 dBc。在這種情況下，鏡像抑制受到I和Q輸出通道之間的幅度和相位平衡的限制。這是該信號鏈在沒有更先進的正交糾錯技術（QEC）的情況下的限制因素。信號鏈性能匯總如表1所示。值得注意的是，NF 和 IP3 性能與其他選項相似，但功率/GHz 指標是三者中最低的，并且大小對于任何時刻可以使用的帶寬量同樣是最佳的。

圖4.通過I/Q混頻器和GSPS ADC直接轉換。

下表顯示了此處給出的三個接收選項，但應該注意的是，此列表并不意味著所有可能選項的全面細分。給出此摘要概述是為了顯示各種信號鏈選項之間的差異。在任何給定系統中，最終的最佳信號鏈可以是所示的三種方法之一，也可以是其中任何一種的混合方法。

此外，即使只顯示了接收器側的故障，發射器信號鏈也存在許多類似的權衡。通常，當系統從超外差風格架構轉向直接轉換風格架構時，需要在帶寬和性能之間進行權衡。

數據接口

一旦數據被ADC或收發器數字化，就必須通過數字接口傳遞，由系統進行處理。上述所有數字化儀均采用高速JESD204b標準，該標準從數據轉換器獲取位并將其打包成幀，以便在少量走線上傳輸。來自芯片的數據速率將根據系統要求而變化，但所有上述器件都具有數字抽取和頻移功能，以適應各種數據速率，以適應不同的系統要求。該規范允許JESD204b通道上高達12.5 GSPS的速度，這在傳輸大量數據的高帶寬系統中得到了充分利用。有關這些接口的詳細說明，請參見AD9208和AD9371的數據手冊。此外，FPGA的選擇必須考慮到這個接口。來自賽靈思和 Altera 等供應商的許多 FPGA 以及其他供應商現在都采用該標準到其部件中，以便與這些數據轉換器輕松集成。

結論

所示分析分解了各種權衡，并給出了適用于在Ka波段運行的衛星通信系統的信號鏈的具體示例。該架構提供了多種架構選項，包括利用集成收發器AD9371的單次轉換至高中頻，使用GSPS ADC代替集成收發器以增加瞬時帶寬的類似架構，以及增加帶寬但代價是降低鏡像抑制性能的直接變頻架構。所示的信號鏈可以直接使用，但可作為設計過程的起點。根據系統級應用的不同，會出現不同的要求，并且可能會有一條清晰的路徑，使一個信號鏈優于另一個信號鏈。

審核編輯：郭婷