目前的高分辨率SAR ADC和Σ-Δ型ADC提供高分辨率和低噪聲，但系統設計人員可能難以實現數據手冊中的額定SNR性能。實現最佳SFDR可能更加困難，即系統信號鏈中沒有雜散的清晰本底噪聲。雜散可能是由ADC周圍的不當電路引入的，也可能是在惡劣工作環境中發生的外部干擾的結果。

本文將介紹在高分辨率、精密ADC應用中確定雜散問題根本原因的方法，并提出解決這些問題的解決方案。這些技術和方法將有助于提高終端系統的EMC能力和可靠性。

本文將介紹用于減少雜散的特定設計解決方案的五個不同應用案例：

由控制器板的DC-DC電源輻射引起的雜散問題。

通過外部基準電壓源的AC-DC適配器噪聲引起的雜散問題。

由模擬輸入電纜引起的雜散問題。

模擬輸入電纜上耦合的干擾引起的雜散問題。

由房間照明引起的刺激問題。

馬刺和SFDR

眾所周知，無雜散動態范圍（SFDR）表示可以與大干擾信號區分開來的最小功率信號。對于當前的高分辨率、精密ADC，SFDR通常由基波頻率與目標基頻的二次或三次諧波之間的動態范圍決定。但是，由于系統的其他方面，可能會出現雜散并限制性能。

雜散可分為輸入頻率相關雜散和固定頻率雜散。輸入頻率相關雜散與諧波或非線性性能有關。本文將重點介紹由電源、外部基準電壓源、數字接口、外部干擾等引起的固定頻率雜散。根據應用的不同，可以減少或完全避免這些類型的雜散，以幫助實現最大的信號鏈性能。

板載DC-DC電源噪聲引起的雜散問題

通常，LDO是用于為精密測量系統中的精密ADC生成低噪聲電源軌的推薦解決方案，因為DC-DC開關穩壓器的紋波噪聲較高。固定頻率或脈寬調制開關穩壓器提供的開關紋波通常為數十kHz至幾MHz的固定頻率。固定頻率下的噪聲可以通過ADC的PSRR機制饋入ADC轉換代碼。

由于預算或電路板空間有限，一些設計人員可能會將DC-DC開關穩壓器用于精密ADC應用。他們必須限制紋波噪聲或使用具有高PSRR的ADC，以確保紋波噪聲低于ADC本底噪聲，以實現信號鏈性能。否則，ADC輸出頻譜中的開關頻率可能存在雜散，這可能會降低信號鏈動態范圍。

AD7616是一款16位DAS，支持16個通道的雙路同步采樣，用于電力線監控。它具有非常高的PSRR，可以很好地抑制/衰減開關紋波。例如，AD7616采用DC-DC開關電源，在100 kHz時紋波噪聲為100 mV抄送5 V，輸入范圍±10 V。

紋波噪聲引起的數字碼噪聲為：

對于16位轉換器來說，ADC輸出中顯示的紋波水平極低。ADC中的高PSRR性能使得在精密測量系統中使用開關穩壓器成為可能。

圖1.AD7616 PSRR與紋波頻率的關系

直流-直流電源輻射引起的雜散問題

使用高PSRR ADC并不能確保開關穩壓器不會在精密測量系統中引起問題。開關穩壓器的紋波噪聲可以通過其他方式饋入ADC的數字代碼。

AD4003是一款低噪聲、低功耗、高速18位、2 MSPS精密逐次逼近寄存器（SAR）ADC。在EVAL-AD4003FMCZ評估板交流性能測試期間，在277.5 kHz左右發現了約–115 dBFS水平的雜散;雜散及其二次諧波如圖2所示。

圖2.EVAL-AD4003FMCZ評估板上的雜散問題。

首先，確認AD4003電源沒有引起雜散。

然后，進行測試以確定雜散是否來自模擬輸入。

當差分模擬輸入調理電路被移除時，雜散會降低。

在緩沖放大器ADA4807-1的前端插入窄帶寬RC濾波器（如1 kΩ、10 nF）時，雜散會降低。

這些結果表明，引起雜散的噪聲可能會穿過調理電路并進入AD4003的模擬輸入。接下來，斷開傳感器輸出并移除調節電路，只留下V裁判ADA4807-1同相輸入端的CM電壓輸入/2然而，馬刺仍然處于類似的水平。

然后懷疑干擾源位于EVAL-AD4003FMCZ信號鏈周圍。為了證明這一點，在EVAL-AD4003FMCZ板和控制器SDP-H1板上的不同位置放置了銅箔屏蔽。確定當銅箔屏蔽層放置在SDP-H1板上的DC-DC電源上時，如圖3所示，雜散將消失。277.5 kHz的雜散頻率與ADP2323穩壓器的編程開關頻率相匹配。圖4顯示了EVAL-AD7616SDZ GUI FFT捕獲的3.3 V VADJ_FMC開關頻率功率。

圖3.VADJ_FMC電感器L5由銅箔屏蔽層覆蓋。

圖4.VADJ_FMC EVAL-AD7616SDZ GUI FFT捕獲的3.3 V開關紋波。

得出的結論是，DC-DC開關頻率干擾是由8.2 μH電感L5發射的。干擾被注入緩沖放大器ADA4807-1輸入端的信號鏈，然后進入AD4003 ADC的模擬輸入端。

DC-DC電源轉換器引起的這種雜散問題的可能解決方案是：

在應用帶寬允許的情況下，使用AD4003 ADC前端的低通濾波器將耦合DC-DC開關頻率干擾衰減到滿足設計目標的水平（即，埋入本底噪聲中的雜散）。

使用新的 SDP-H1 板 （BOM 修訂版 1.4），該板使用 L5 屏蔽電感器。輻射干擾功率降低，因此AD4003 ADC頻譜中捕獲的雜散要低得多。

VADJ_FMC電壓電平可通過EVAL-AD4003FMCZ板上的EEPROM進行編程。結果發現，使用較低的電壓電平（例如2.5 V用于VADJ_FMC）也會導致雜散消失。

通過外部基準的AC-DC適配器噪聲耦合引起的雜散問題

ADC將模擬信號量化為數字代碼，稱為ADC的直流基準電壓電平。因此，直流基準輸入端的噪聲將直接饋入ADC的輸出數字代碼。

AD7175-2是一款低噪聲、快速建立、多路復用、2/4通道（全/偽差分）Σ-Δ型ADC，適用于低帶寬輸入。在EVAL-AD7175SDZ評估板的信號鏈測試中，捕獲了一組約60 kHz的雜散，如圖5所示。

圖5.EVAL-AD7175-2SDZ評估板上的雜散問題。

對AD7175-2 ADC的電源和模擬調理電路進行了評估，發現它們表現良好。但是，如圖6所示，AD7175-2的5 V基準電壓源輸入由ADR445基準電壓源產生，該基準電壓源由評估板外部的AC-DC適配器的9 V直流供電。接下來，用臺式 9 V 直流電源模塊代替適配器。結果，雜散簇消失了，只留下60 kHz的窄雜散。

圖6.EVAL-AD7175-2SDZ評估板上出現雜散問題。

圖7.EVAL-AD7175-2SDZ評估板上移除的雜散簇。

使用EVAL-AD7616SDZ GUI FFT測試了9 V輸出交流-DC適配器，同時為EVAL-AD7175-2SDZ板提供320 mA電流輸出。在AD7616±10 V輸入范圍內，ADR445基準電壓源電源引腳的開關頻率功率約為–70 dBFS，這意味著在AD7175-2±5 V輸入范圍內為6.325 mV p-p或–64 dBFS。

圖8.3.3 V VADJ_FMC開關紋波由 EVAL-AD7616SDZ GUI FFT 捕獲。

這種電源開關紋波噪聲饋入AD7175-2 ADC，并在數字代碼中顯示，并帶有一些衰減，如下所示：

基準電壓源ADR445的數據手冊規定，在60 kHz時PSRR為49 dB。

基準電壓源ADR445的輸出阻抗在60 kHz時約為4.2 Ω。它與4.8 μF儲液電容相結合，可提供18 dB的進一步關注。

此外，當ODR為256 kSPS時，AD7175-2 ADC的數字濾波器sinc5 + sinc1在60 kHz時增加了約–3 dB的衰減。

計算出的–134 dBFS水平非常接近圖5所示捕獲的–130 dBFS雜散簇（不包括最高的窄雜散）的水平。這驗證了雜散簇是否由AC-DC適配器的開關紋波饋入外部基準電壓源ADR445引起。剩余的窄雜散將在后續部分中解決。

注入信號鏈的干擾引起的雜散問題

在硬件系統中，從輸入傳感器到精密轉換器的輸入通常有很長的信號鏈。該信號鏈包括連接電纜、連接器、布線、縮放和調理電路、ADC驅動器等。外部干擾很有可能注入模擬輸入信號鏈并導致ADC雜散。

電力電纜干擾信號鏈引起的雜散問題

在研究EVAL-AD7175-2SDZ評估板頻譜輸出上剩余的窄雜散時，注意到測試臺上有一個數字示波器在工作。示波器的220 V交流電源電纜（黑色）與EVAL-AD7175-2SDZ EVB的模擬輸入電纜（灰色）重疊。當示波器關閉或其電源線物理移離模擬輸入電纜時，60 kHz的窄雜散消失，如圖10所示。

在系統機柜中，應小心將電纜從傳感器布線到DAQ板。最好將低電平敏感的模擬信號與高電流電源線分開。

圖 10.EVAL-AD7175-2SDZ評估板上的所有雜散均已移除。

燈輻射引起的雜散問題

測試EVAL-AD7960FMCZ評估板時，FFT頻譜上出現了雜散。如圖11所示，40 kHz時的雜散電平約為–130 dB。

40 kHz似乎與EVAL-AD7960FMCZ板及其控制器板SDP-H1上出現的任何信號頻率無關。尋找雜散源的下一個方法是清除測試臺，以防有東西產生外部干擾。當工作臺架上的熒光燈熄滅時，馬刺消失了。此外，還發現，當EVAL-AD7960FMCZ板靠近光線時，40 kHz雜散會變得更高。在緩沖放大器ADA4899-1的前部放置了一個額外的RC濾波器（如1 kΩ，10 nF），雜散降低了約10 dB。這意味著熒光將干擾輻射到緩沖放大器同相輸入前端的信號鏈路徑中。

對于在照明環境中運行的系統，在前端電路上安裝屏蔽罩有助于保護其免受輻射干擾并優化信號鏈性能。

圖 11.EVAL-AD7960FMCZ上的熒光照明輻射產生的雜散。

由長模擬輸入電纜引起的雜散問題

在評估EVAL-AD4003FMCZ板時，使用AP SY2712信號發生器通過XLR麥克風電纜（約2米長）將低噪聲和低THD正弦波驅動到模擬輸入端。在此設置中，在700 kHz時，雜散在約–125 dB的水平上很明顯，如圖13所示。

在對支線的調查中，發現了三種解決它的方法：

繞過兩米長的 XLR 話筒電纜，將 AP 平衡輸出 XLR 公連接器短接至轉接層 XLR 母連接器。

將信號源SY2712的輸出阻抗從Z輸出= 40 Ω設置為Z輸出= 600 Ω。

在AD4003緩沖放大器ADA4807-1前端的信號鏈中插入窄帶寬RC濾波器（如1 kΩ、10 nF）時，雜散變小。

最后得出結論，信號源輸出阻抗的不匹配和較長的XLR電纜導致了700 kHz的高頻雜散。

圖 13.由XLR電纜引起的EVAL-AD4003FMCZ評估板上的雜散。

圖 14.AP 通過一根長 XLR 電纜驅動 EVAL-AD4003FMCZ 板。

結論

本文討論確定系統應用中高分辨率、精密ADC電路中雜散問題的根本原因的方法。它介紹了特定的設計解決方案，以消除或減少五種不同應用案例中的雜散。本文還討論了雜散計算方法，以幫助估算雜散功率水平，作為特定應用的設計目標。

審核編輯：郭婷