人們普遍認為，混合波束成形（如圖1所示）將是以微波和毫米波頻率運行的5G系統的首選架構。在這種架構中，采用數字（MIMO）和模擬波束成形的組合，以克服高路徑損耗并提高頻譜效率。如圖1所示，m個數據流的組合被分成n個RF路徑，在自由空間中形成波束，使天線元件的總數為m×n的乘積。數字流可以以多種方式組合，無論是通過高層MIMO將所有能量引導到單個用戶，還是通過多用戶MIMO支持多個用戶。

圖1.混合波束成形框圖。

在本文中，我們將通過一個大規模天線陣列的簡單示例來研究毫米波無線電的最佳技術選擇。現在，鉆入毫米波系統無線電部分的框圖，我們看到一個經典的外差結構連接到多個RF路徑。在這些路徑中，我們使用移相器和衰減器來塑造光束。

從歷史上看，毫米波系統是使用分立元件構建的，導致外形尺寸大，成本高。傳統系統由CMOS、SiGe BiCMOS和GaAs的組合組成，每種技術都經過選擇以提供最佳性能。例如，數據轉換器現在采用精細的CMOS工藝開發，導致采樣率在GHz范圍內。上、下變頻和波束成形功能可以在SiGeB iCMOS中高效實現。根據無線電要求，功率放大器和低噪聲放大器可能需要GaAs，但如果SiGe BiCMOS能夠滿足要求，則可以實現更高水平的集成。

對于5G毫米波系統，人們希望將RFIC安裝在天線基板的背面，這引入了推動積極集成的外形要求。例如，以 28 GHz 為中心的天線的半波長元件間距約為 5 mm。對于更高的頻率，這變得更小，使得芯片或封裝尺寸成為一個重要的考慮因素。理想情況下，單個波束的整個框圖應集成在單個IC中，但至少應將上變頻器和下變頻器與RF前端集成在單個RFIC上。集成水平和選擇的技術在某種程度上取決于應用程序，正如我們將在示例分析中看到的那樣。

示例分析：天線中心為 28 GHz，EIRP 為 60 dBm

對于此分析，我們考慮了EIRP要求為60 dBm的典型基站天線系統。做出了以下假設：

視線時的元件增益 = 6 dBi（視線）

波形 PAPR = 10 dB（帶 QAM 的 OFDM）

功率放大器 PAE 在 P1dB = 30%

發送/接收開關損耗 = 2 dB

發射/接收占空比 = 70%/30%

數據流數 = 8

各個電路模塊的功耗基于當前可用的技術。

該模型建立在八個數據流的基礎上，連接到不同數量的射頻鏈。模型中的天線數量以 8 的倍數縮放，最多 512 個元素。

在圖2中，我們說明了功率放大器的線性度如何隨著天線增益的增加而變化。請注意，由于開關損耗，放大器的輸出功率比提供給天線的輸出功率高2 dB。當我們向天線添加元件時，方向性增益相對于對數x軸線性增加，隨后，每個放大器所需的功率貢獻降低。

圖2.功率放大器的天線增益與輸出電平要求

為了便于說明，我們在曲線頂部疊加了一張技術圖，以指示哪種技術在天線元件范圍內是最佳的。請注意，各個技術之間存在重疊，因為每種技術都可以在一系列值上使用。此外，在給定技術中可以實現一系列性能，具體取決于工藝和電路設計實踐。對于極少數元件，每條鏈都需要高功率PA（GaN和GaAs），但是當元件數量超過200個時，P1dB越過20 dBm以下，使該值進入硅工藝可以滿足的范圍。當元件數量超過500個時，PA性能在當前CMOS技術可以實現的范圍內。

現在，在添加元件時考慮天線Tx系統的功耗，如圖3所示。正如預期的那樣，功耗與天線的增益成反比，但達到極限。超過幾百個元素，PA消耗的功率不再占主導地位，并導致收益遞減。

圖3.天線增益與天線Tx部分的直流功耗的關系。

整個系統的功耗如圖4所示（發射器和接收器）。正如預期的那樣，接收器的功率隨著RF鏈的添加而線性增加。如果我們將下降的Tx功率曲線疊加在增加的Rx功率曲線上，我們觀察到一個功耗最小的區域。

圖4.整個天線陣列的直流功耗與天線增益的關系。

在此示例中，最小值出現在大約 128 個元素處。回顧圖2中介紹的技術圖，為了在128個元件下實現60 dBm的EIRP，最佳的PA技術是GaAs。

雖然使用砷化鎵PA將使EIRP天線的功耗降至最低，但這可能無法滿足系統設計的所有要求。回想一下，前面提到在許多情況下，需要將RFIC安裝在天線元件的λ/2間距內。使用基于GaAs的發送/接收模塊將提供必要的性能，但它不符合尺寸限制。為了利用GaAs發射/接收模塊，需要采用替代封裝和路由方案。

首選選項可能是增加天線元件的數量，以容納集成在RFIC中的SiGe BiCMOS功率放大器。圖4中的圖表顯示，SiGe放大器通過將元件數量增加一倍，達到約256個，即可滿足輸出功率要求。雖然功耗略有增加，但可以使用SiGe BiCMOS RFIC來適應天線元件的λ/2間距，頻率為28 GHz。

現在將這一趨勢擴展到CMOS，我們看到CMOS也能夠實現整體60 dBm EIRP，但從我們的技術圖來看，這將需要額外的天線元件加倍。鑒于該解決方案將導致額外的尺寸和功耗，鑒于當前的技術限制，我們認為CMOS方法不是一個可行的選擇。

我們的分析表明，考慮到功耗和集成外形尺寸，60 dBm EIRP 天線的最佳實現目前最好使用 SiGe BiCMOS 技術進行 RFIC 集成。但是，如果我們考慮將較低功率的天線用于CPE，那么CMOS當然是可行的選擇。

雖然該分析基于當前可用的技術，但在毫米波硅工藝和設計技術方面取得了很大進展。我們期望未來硅工藝能夠提高功率效率和輸出功率能力，這將實現更小的外形尺寸和改進的天線外形優化。

隨著5G的到來越來越近，它將繼續給設計人員帶來挑戰。在確定毫米波無線電應用的最佳技術解決方案時，考慮信號鏈的各個方面以及不同IC工藝的各種優勢是有益的。隨著5G生態系統的發展，ADI公司專注于并致力于為客戶提供廣泛的技術產品組合，包括廣泛的電路設計流程和基于我們獨特的比特到毫米波能力的系統級方法。

審核編輯：郭婷