在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

掌握Verilog FPGA設計和驗證方法是AI時代系統設計師的生命線

FPGA設計論壇 ? 來源:未知 ? 2023-01-08 18:35 ? 次閱讀

人工智能時代,AI算法不斷推陳出新,對于硬件的算力和靈活度要求很高。FPGA的靈活性剛好符合AI的特性。

通過FPGA,可以快速開始定制化運算的研究和設計,因為是使用FPGA,所以,可以保證開發軟硬件平臺的兼容,如果要獲得更高性能,就定制ASIC芯片,如果ASIC過于昂貴,或者硬件產品的需求量不足,也可以繼續使用FPGA。等到應用規模擴大到合適時機,再轉換為定制化芯片,以提高穩定性,降低功耗和平均成本。

對今天的AI嵌入式系統的設計師而言,必須軟硬兼備才能成為一個優秀的工程師。換言之,軟件人員要往硬件方向轉,學習硬件知識,硬件工程師也必須向軟件工程師靠攏,理解算法的執行過程,為AI算法設計新的計算結構和數據通路。這是因為現在AI的軟件編程并不是簡單地編寫一個程序得到一個計算結果,還必須考慮計算的速度是不是足夠夠快。所以實質上是一個如何設計合理的并行結構計算加速核心硬件,以達到實時全面完成算法要求的問題。

轉型勢在必行,FPGA工程師要理解新任務、掌握新工具。

一.對FPGA產品的需求

硬件性能的提升

盡管FPGA在數據中心應用處于一個快速增長過程,但總體規模還不是很大,這里面有一些限制,也是FPGA廠商需要努力提升的地方。 首先是價格問題,FPGA的大規模部署需要FPGA硬件成本盡快降下來,這個要靠工藝進步以及市場規模來解決;其次是存儲訪問帶寬,HBM技術以及CCIX是代表性的方向。

軟件工具的提升

FPGA需要軟件工具來輔助工程師完成設計過程,在新的應用領域對設計的內容、流程、驗證方法等都提出了新的需求,例如AI應用客戶希望具備高層次的模型定制能力,但是目前還沒有廠商可以提供成熟的方案。這也為新的工具提供商提供了機會。

生態系統

GPU獲得了廣泛的認同和應用,這與CUDA長期的演進和積累密不可分。新興應用領域大都有流行的設計框架和開源項目。FPGA一般作為高性能計算硬件來加速現有項目,所以需要和這類設計框架進行融合,也需要大量基礎庫/IP來支持用戶快速完成設計。所以一個成熟的生態系統至關重要,目前這塊也還是非常薄弱。

二:對FPGA工程師的需求

理解新任務

傳統FPGA工程師面對的是硬件的設計問題,但AI等應用與應用系統關系密切,不單純是FPGA片上邏輯設計的問題。工程師往往需要了解上層軟件如何與FPGA片上系統的集成與優化問題。

掌握新工具

FPGA主流廠商很早就開始布局新興市場的應用,一個主要工作就是提升FPGA設計開發抽象層次,OpenCL/HLS語言就是典型代表,一般情況下可以提升數倍開發效率。所以FPGA工程師需要充分掌握這類新的工具,以保障自己能有足夠的效率面對行業需求。

抓住新機遇

新興應用領域不僅僅是FPGA市場的簡單擴充,它也為FPGA應用帶來新的商業模式,以FaaS為代表的應用形式,為FPGA開發人員帶來眾多新的商業機遇。

Achronix的Speedcore IP具有支持先進人工智能技術的正確功能組合。

人工智能(AI)應用要求高性能,并且在許多情況下,低延遲能夠成功地響應條件和需求的實時變化。它們還要求功耗盡可能的低從而意味著無法使用,其解決方案是將機器學習放在供電和制冷能力充足的云服務器端。對這些嵌入式系統的進一步要求是,即使在沒有網絡連接到云端的情況下也都能隨時工作并且準備好做出響應。這些因素的組合要求在硬件設計方法上做出改變。

c90f1874-8f3f-11ed-bfe3-dac502259ad0.png

人工智能要求謹慎地平衡數據通路的 性能、內存延遲 和 吞吐量,這就需要用一種方法來將盡可能多的功能放到專用集成電路(ASIC)或系統級芯片(SoC)上。通過添加eFPGA技術,則提供了市場需要的一種解決方案,來將靈活性以及客制化邏輯單元支持能力結合在一起。

作為專為嵌入到SoC和ASIC之中而設計的硅知識產權(IP),Achronix的Speedcore eFPGA IP是一種高度靈活的解決方案,它支持高性能機器學習應用中需要的數據吞吐量。通過借助其可切分的架構,Speedcore IP為設計人員提供了滿足其應用要求的能力來實現eFPGA功能的混合和匹配。Speedcore IP的核心功能包括基于四輸入查找表(LUT)的邏輯單元、用于寄存器文件和類似應用并面向邏輯單元的小型存儲器(LRAM)、較大的單元塊存儲器(BRAM)和可配置的數字信號處理器DSP)模塊。根據應用的要求,Speedcore基于縱列的架構可提供準確混合資源的能力。

三:FPGA公司在AI時代的布局

3.1: 賽靈思

之前已經提過,2018年,新CEO上任就把方向調整為數據中心方向,推出ACAP的下一代計算平臺。實際上就是在FPGA上集成了AI加速器,2018年,賽靈思收購了中國的AI芯片的初創公司——深鑒科技,這個公司的創始人韓松就是上節所述的網絡剪枝和深度壓縮的發明人。

2019年,賽靈思發布了Vitis設計軟件,其中包含了專門針對AI應用的面向軟件的開發框架和庫文件,并提供了一些預先訓練和優化過的AI模型。包括上面提到的深度壓縮,量化,剪枝等技術,包括深鑒公司的DNNDK開發框架,也被整合成Vitis的AI優化器。

3.2: 英特爾

和賽靈思相比,英特爾的FPGA業務只占它業務量很小一部分。由于錯過了移動時代的前車之鑒,英特爾不能再錯過 AI 數據中心這個重要方向。再加上,英偉達的GPU已經有很強的壟斷地位。各大互聯網公司也在自主研發深度學習的加速芯片,所以,英特爾一直也在發力。

英特爾收購了多家AI芯片的初創公司,

3.3: Achronix

這是唯一一家可以和兩在巨頭一較高下的FPGA公司。

2019年5月發布了Speedster7t的FPGA產品,主打高速網絡傳輸,機器學習加速。它針對AI計算做了充分的優化。最多能集成300Mb的片上內存,和英特爾的高端產品Stratix10近似。另外,這款FPGA基于臺積臺的7nm工藝制造,與賽靈思的ACAP相同,與英特爾的Agilex系列相比,也有很強的竟爭力。在芯片架構上,與賽靈思的ACAP類似,采用橫向和縱向的2D片上網絡。

四:FPGA在AI時代的發展方向

FPGA的方向之一,是集成越來越多的AI相關資源。

如何提高易用性和工具的支持,是另一個需要關注的。讓AI工程師掌FPGA的編程和開發是不現實的,因此,如何對現有人工智能的IP進行封裝和復用,是一個焦點。

兩個FPGA公司都支持OpenCL(高層次開發語言),但是,OpenCL的設計移植性并不好,因此,英特爾還發布于基于OpenVINO的開發套件,它專門針對深度學習的邊緣計算場景。

FPGA在AI領域的應用逐步擴展到網絡邊緣和端點,如:智能安防,視頻采集和處理,自動駕駛機器人。

精彩推薦 至芯科技12年不忘初心、再度起航12月17日北京中心FPGA工程師就業班開課、線上線下多維教學、歡迎咨詢! 至芯科技精品寒假班來襲,1月7號線上授課,歡迎廣大學子,電子愛好者前來學習! FPGA到底是什么?,FPGA工程師核心競爭力是什么? verilog時鐘分頻與時鐘使能掃碼加微信邀請您加入FPGA學習交流群

c96a7a0c-8f3f-11ed-bfe3-dac502259ad0.jpgc97f5fbc-8f3f-11ed-bfe3-dac502259ad0.png

歡迎加入至芯科技FPGA微信學習交流群,這里有一群優秀的FPGA工程師、學生、老師、這里FPGA技術交流學習氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!

點個在看你最好看


原文標題:掌握Verilog FPGA設計和驗證方法是AI時代系統設計師的生命線

文章出處:【微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21753

    瀏覽量

    604193

原文標題:掌握Verilog FPGA設計和驗證方法是AI時代系統設計師的生命線

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    連接器:工廠中的生命線,默默無聞的紐帶

    在現代化的工廠中,機器的轟鳴聲、流水線的忙碌身影,構成了工業生產的交響樂。而在這龐大的體系中,有一個不起眼的元件,它的作用卻至關重要——這就是連接器。連接器,在工廠中,是一個極為重要的存在,它們如同生命線一般,維系著整個生產流程的順暢與穩定。
    的頭像 發表于 01-04 11:33 ?114次閱讀
    連接器:工廠中的<b class='flag-5'>生命線</b>,默默無聞的紐帶

    Verilog 測試平臺設計方法 Verilog FPGA開發指南

    Verilog測試平臺設計方法Verilog FPGA開發中的重要環節,它用于驗證Verilog
    的頭像 發表于 12-17 09:50 ?287次閱讀

    Verilog vhdl fpga

    崗位職責 1.負責FPGA的架構設計、代碼編寫、仿真等; 2.協同軟、硬件工程完成系統聯調和測試; 3.負責項目中FPGA設計的相關文檔編寫及維護;任職要求 1.碩士及以上學歷,電子
    發表于 11-12 16:40

    AI for Science:人工智能驅動科學創新》第4章-AI生命科學讀后感

    科學領域的研究人員的工作模式相融合,也是一個亟待解決的問題。然而,這些挑戰也孕育著新的機遇。隨著技術的不斷進步和應用場景的拓展,AI生命科學領域的應用將更加廣泛和深入,為科學家們提供更多的研究工具和方法
    發表于 10-14 09:21

    城市生命線守護者 確保16萬戶家庭用水安全,打造穩定供水網

    城市生命線的守護者:確保16萬戶家庭用水安全,精心織造穩定供水網絡的智慧與實踐 在現代都市的脈動中,有一條不為肉眼所見卻至關重要的生命線——城市供水系統。它如同城市的血脈,悄無聲息地滋養著每一個角落
    的頭像 發表于 09-29 17:23 ?271次閱讀
    城市<b class='flag-5'>生命線</b>守護者 確保16萬戶家庭用水安全,打造穩定供水網

    FPGA算法工程、邏輯工程、原型驗證工程有什么區別?

    的設計和實現。他們使用硬件描述語言(如 Verilog 或 VHDL)來編寫代碼,構建復雜的數字邏輯系統。工作包括模塊的設計、功能的實現、時序的優化以及與其他硬件組件的接口設計等。 FPGA 原型
    發表于 09-23 18:26

    一網統管政企聯動:計訊構建城市生命線安全智能體的應急管理革新

    城市生命線國家政策推動生命線風險頻發隨著城市化進程加速,城市安全問題日益凸顯,包括自然災害、建筑老化、環境污染和公共衛生事件等潛在風險。城市不僅要更新“硬設施”,更在于通過大數據、云計算、5G等新興
    的頭像 發表于 09-02 17:19 ?313次閱讀
    一網統管政企聯動:計訊構建城市<b class='flag-5'>生命線</b>安全智能體的應急管理革新

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構及應用,熟悉圖像算法的FPGA實現。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發工具。 3.有AI算法
    發表于 09-02 15:50

    水電氣安全監測解決方案|守護城市生命線

    便捷、安心的生活體驗。城市水電氣生命線建設痛點,城市基礎設施老化與運維挑戰◆監測盲區:城市水電氣系統缺乏先進監測技術,導致安全監測存在盲區,預警能力不足;◆協同困
    的頭像 發表于 06-18 15:41 ?345次閱讀
    水電氣安全監測解決方案|守護城市<b class='flag-5'>生命線</b>

    筑牢城市生命線,漫途綜合管理平臺全面護航

    城市生命線是對城市運行至關重要的基礎設施系統,其安全性與穩定性直接關系到城市的正常運轉。2024年政府工作報告中提出要抓安全工程,重點抓兩件事:一是提升城市排水防澇能力,今年再啟動100個城市
    的頭像 發表于 06-06 15:55 ?345次閱讀
    筑牢城市<b class='flag-5'>生命線</b>,漫途綜合管理平臺全面護航

    筑牢城市生命線,綜合管理平臺全面護航

    城市生命線是對城市運行至關重要的基礎設施系統,其安全性與穩定性直接關系到城市的正常運轉。2024年政府工作報告中提出要抓安全工程,重點抓兩件事: 一是提升城市排水防澇能力 ,今年再啟動100個城市
    的頭像 發表于 06-06 13:47 ?468次閱讀
    筑牢城市<b class='flag-5'>生命線</b>,綜合管理平臺全面護航

    流量傳感器在城市生命線各場景中的應用

    來源:銘控傳感MEOKON,謝謝 編輯:感知芯視界 Link 流量計是用來測量流體在管道或開放通道中流動速率或總量的儀表(流體包括液體、氣體和蒸汽)。 隨著我國城市化進程的持續推進,城市生命線作為
    的頭像 發表于 06-04 09:37 ?308次閱讀

    fpga 工程應該掌握

    1.熟悉FPGA架構及應用,熟悉圖像算法的FPGA實現。 2.熟悉verilog hdl,熟悉Xilinx或Intel等開發工具。 3.有AI算法
    發表于 05-30 17:08

    如何快速入門FPGA

    時鐘管理模塊、嵌入式塊RAM、布線資源等。 學習FPGA編程語言: 掌握Verilog HDL(硬件描述語言)。Verilog用于數字電路的系統
    發表于 04-28 09:06

    如何快速入門FPGA

    時鐘管理模塊、嵌入式塊RAM、布線資源等。 學習FPGA編程語言: 掌握Verilog HDL(硬件描述語言)。Verilog用于數字電路的系統
    發表于 04-28 08:54
    主站蜘蛛池模板: 天天看人体| 四虎hu| 色综合天天综合网国产成人 | 色骚网| 国产男女免费视频| 免费在线不卡视频| 欧洲三级网站| 久久国产精品系列| 久久semm亚洲国产| 午夜免费啪啪| 亚洲一区二区三区在线播放| 久久久久久午夜精品| 性videofree极品另类| 日本h视频在线| 久久精品综合| 影音先锋五月天| a成人在线| 天堂网传媒| 天天视频黄| 午夜一区二区三区| 给我一个可以看片的www日本| 影音先锋 色天使| 国产一级免费视频| videos另类重口tv| yezhulu在线永久网址yellow| 欧美a级网站| aa三级动态图无遮无挡| 五月开心六月伊人色婷婷| 天堂在线观看免费视频| 欧美色网络| 男女爱爱免费视频| 免费看日本黄色片| 欧美精彩狠狠色丁香婷婷| 国产青草| 国产va免费精品高清在线| 天堂中文最新版www| 性欧美另类| 有一婷婷色| 天天摸夜夜摸夜夜狠狠摸| 欧美黄色三级视频| 夜夜天天操|