作者：Colm Slattery and Mick McCarthy

在電子工業中，測量具有寬動態范圍的信號的需求非常普遍，但當前的技術通常難以滿足實際的系統要求。稱重系統通常使用稱重傳感器橋式傳感器，其最大滿量程輸出為1 mV至2 mV。此類系統可能需要1，000，000：1的分辨率，當以2 mV輸入為參考時，需要高性能、低噪聲、高增益放大器和Σ-?調制器。同樣，醫療應用的化學和血液分析通常使用光電二極管傳感器，產生非常小的電流，需要精確測量（見圖1）。通常使用低噪聲跨阻放大器，具有多級增益和后處理。

圖1.稱重傳感器和光電二極管應用的輸入。

雖然實際傳感器數據通常只占輸入信號范圍的一小部分，但系統通常必須設計為處理故障條件。因此，寬動態范圍、小輸入的高性能以及對快速變化信號的快速響應是關鍵要求。一些應用，如振動監測系統，同時包含交流和直流信息，因此精確監測小信號和大信號的能力變得越來越重要。

這些要求要求靈活的信號調理模塊具有低噪聲輸入、相對較高的增益，并且能夠在不影響性能的情況下動態改變增益以響應輸入電平變化，同時仍保持寬動態范圍?，F有的Σ-?技術可以提供許多應用所需的動態范圍，但代價是更新速率。本文介紹一種替代方法，該方法使用高速逐次逼近采樣ADC，并結合自動量程可編程增益放大器（PGA）前端。增益根據模擬輸入值自動變化，它使用過采樣將系統的動態范圍增加到126 dB以上。

科技

在ADC應用中，動態范圍是滿量程均方根值與均方根噪聲之比，通常在模擬輸入短路時測量。通常以分貝表示（dBV = 20 × log10電壓比），它表示ADC可以解析的信號幅度范圍;動態范圍為60 dB的ADC可以分辨1000：1范圍的信號幅度。對于N位ADC，動態范圍（DR）的計算公式為：

DR = 6.021N + 1.763 dB

Σ-?ADC（如AD7767）通過將Σ-?調制器與數字后置處理器相結合，可實現出色的動態范圍。轉換器之后的數字濾波可消除帶外量化噪聲，但也降低了fMCLK，在過濾器的輸入處，到fMCLK/8,fMCLK/16，或fMCLK/32，在數字輸出端 — 取決于所使用的設備型號。為了增加動態范圍，可以添加低噪聲PGA來調節輸入信號以達到滿量程。系統的本底噪聲將主要由前端PGA的輸入噪聲主導，具體取決于增益設置。如果信號太大，則會超出ADC輸入的量程。如果信號太小，它會在轉換器的量化噪聲中丟失。Σ-?ADC通常用于需要較低系統更新速率的應用。

過采樣逐次逼近型ADC，改善動態范圍

增加逐次逼近型ADC動態范圍的一種方法是實現過采樣：以遠高于奈奎斯特頻率的速率對輸入信號進行采樣的過程。一般來說，采樣頻率每增加一倍，噪聲性能就會提高約3 dB（見圖2）。過采樣可以使用后處理技術以數字方式實現。AD7606等部分ADC具有可編程過采樣速率，使最終用戶能夠選擇合適的過采樣比。

圖2.過采樣可降低噪聲。

將 PGA 功能與過采樣相結合

為了實現最大動態范圍，可以添加前端PGA級，以提高非常小信號輸入的有效信噪比（SNR）?？紤]>126 dB的系統動態范圍要求。首先，計算最小均方根噪聲以實現此動態范圍。例如，3 V輸入范圍（6 V p-p）的滿量程均方根值為2.12 V（6/2√2）。最大允許系統噪聲計算公式為

126 dB = 20 對數（2.12 V/rms 噪聲）)

因此，均方根噪聲≈1 μV rms。

現在，考慮系統更新速率，它將確定過采樣率和最大噪聲量，參考輸入（RTI），這是系統中可以容忍的。例如，當AD7985 16位、2.5 MSPS PulSAR ADC以600 kSPS（11 mW耗散）和72的過采樣比運行時，輸入信號的帶寬限制為約4 kHz?？偩礁肼曋皇窃肼暶芏龋∟D）乘以√f），因此最大允許輸入頻譜噪聲密度（ND）可以計算為：?

1 μV rms = ND × √4 kHz

或者，ND = 15.5 nV/√Hz

根據RTI系統輸入噪聲的品質因數，可以選擇合適的儀表放大器，該儀表放大器將提供足夠的模擬前端增益（與ADC的SNR相加時，并伴有相關的過采樣），以實現所需的126 dB。對于AD7985，典型SNR值為89 dB，過采樣72可再提高~18 dB（72約為26，每加倍增加 3 dB）。實現126 dB DR仍需要20 dB以上的改進，這可來自模擬PGA級提供的增益。儀表放大器必須提供≥20的增益（或不超過15.5 nV/√Hz噪聲密度規格）。AD8253是一款10 MHz、20 V/μs、G = 1、10、100、1000 iCMOS可編程增益儀表放大器，是一款不錯的產品;它具有一個低噪聲、10 nV/√Hz輸入級，增益為100，適用于所需帶寬，如圖3所示。?

圖3.AD8253儀表放大器：框圖和噪聲頻譜密度。

實現前端PGA增益和ADC過采樣的系統級解決方案如圖4所示。AD8021是一款2.1 nV/√Hz低噪聲、高速放大器，能夠驅動AD7985。它還對AD8253輸出進行失調和衰減。AD8253和AD8021均采用外部共模偏置電壓工作，這些電壓結合在一起可在ADC輸入端保持相同的共模電壓。

圖4.低噪聲寬帶模擬前端。

由于整個系統的噪聲預算最大為15 nV/√Hz（參考輸入（RTI），因此計算每個模塊的主要噪聲源以確保不超過15 nV/√Hz硬限值非常有用。AD8021折合到輸入端的噪聲規格為<3 nV/√Hz，當折合到增益為100 AD8253級的輸入端時，可以忽略不計。AD7985的額定SNR為89 dB，采用外部4.5 V基準電壓源，噪聲分辨率為<45 μV rms?？紤]到ADC的奈奎斯特帶寬為300 kHz，它將在該帶寬上貢獻~83 nV/√Hz。當參考AD7985的輸入時，其<1 nV/√Hz在系統中可以忽略不計，其中RTI噪聲源使用平方和根計算求和。

使用AD8253的另一個好處是它具有數字增益控制功能，允許系統增益根據輸入變化動態變化。這是利用系統的數字信號處理能力智能實現的。

本應用中數字處理的主要功能是利用AD7985 16位轉換結果產生更高分辨率的輸出。這是通過抽取數據并根據輸入幅度自動切換模擬輸入增益來實現的。這種過采樣導致輸出數據速率低于ADC采樣速率，但動態范圍大大增加。

為了對該應用的數字端進行原型設計，使用了現場可編程門陣列（FPGA）作為數字內核。為了快速調試系統，模擬電路和FPGA被整合到一個電路板中，如圖5所示，使用系統演示平臺（SDP）連接器標準，允許USB輕松連接到PC。SDP 是可重復使用的硬件和軟件的組合，允許通過最常用的組件接口輕松控制和捕獲硬件。

圖5.在具有 FPGA、SDP 和 PC 的系統中使用模擬前端 （AFE）。

基本控制流程如下：

上電后，執行零點校準操作。AD8253的差分模擬輸入短路至地，AD7985在每個增益設置下執行轉換。ADC 值被存儲起來供以后使用。

校準后，FPGA以預設速率向AD7985提供周期性轉換啟動信號，在本例中約為600 kSPS。每個ADC結果被讀入FPGA，并傳遞到抽取和增益模塊。

增益模塊查看當前ADC結果、上一個ADC結果和電流增益設置，并確定下一個ADC轉換最合適的增益設置。此過程詳述如下。

抽取模塊接收每個ADC樣本、該樣本的當前PGA增益設置以及過程早期存儲的校準值。收到72個ADC樣本后，23位輸出結果是72個樣本的平均值，并考慮了失調和增益。

然后將此23位結果轉換為二進制補碼，并以與Blackfin串行端口（SPORT）兼容的格式從FPGA接收，并由SDP-B硬件捕獲。然后每72個ADC采樣后用一個新詞重復該過程。

FPGA中實現的兩個關鍵模塊是抽取器和增益計算器。以下是每個塊的詳細說明。

抽取器

此塊具有管理一些順序數據處理步驟的內部狀態機：

每個單獨的AD7985樣本都歸一化為相同的尺度。例如：AD7985的4 mV輸入，采用4.5 V基準電壓源時，給出一個代碼（4 mV/4.5 V × 65535）= 58，G = 1。G = 100時，ADC在輸入端看到400 mV，輸出代碼為5825。對于模擬前端（AFE）增益為1的ADC樣本，當AFE增益為100時，必須將樣本乘以100以抵消縮放效應。這可確保無論AFE增益設置如何，都可以正確平均和抽取這些樣本。

使用抽取器功能后，可以對模擬輸入進行初始測試。

輸入短路后，可以在高增益直流模式下測試系統（見圖6）。

圖6.輸入短路時進行系統高增益直流模式噪聲測試。

結果表明，峰峰值噪聲為6位，均方根噪聲為0.84 LSB @ 16位 = 0.654 μV rms。對于2.12 V rms滿量程范圍，動態范圍可計算為

DR = 20 日志10(滿量程/均方根噪聲）= ~130 dB

因此，系統可以輕松滿足有關噪聲的動態范圍目標。使用50 mV p-p交流模擬輸入進行測試時，在頻域中觀察到明顯的失真（見圖7）。此特定輸入幅度突出了系統最壞情況 - 當交流輸入幅度略大于增益 = 100 模式處理的范圍時，系統定期在兩種模式之間切換。增益門限的選擇也會加劇這種范圍切換效應，如下所述。每種增益模式下失調之間的不匹配將顯示為粗諧波失真，因為計算出的輸出代碼會跳轉每個范圍內失調之間的差值。

圖7.最差情況下的輸入幅度，無需校準。

簡單地校準每個增益范圍內的零點偏移可以顯著減少信號失真。事實上，僅校準就可以將諧波降低約50 dB，如圖8所示。即使是最壞情況下的輸入音，諧波也已降至–110 dB FS電平。

圖8.帶校準的最差情況輸入幅度。

校準后的偏移從歸一化樣品中去除。由于校準是在兩種增益設置下執行的，因此去除的失調取決于獲取ADC采樣時的增益。

歸一化和失調校正的樣本被添加到累加器寄存器中，該寄存器在上電時復位，每次接收到72個樣本時。當收到 72 個樣本并將其添加到累加器時，總和將傳遞到除法器，除法器將累加器中的值除以 72 以產生 23 位平均結果。設置輸出標志以指示除法已完成并且新結果已準備就緒。

增益設置

該模塊根據電流增益設置、兩個原始ADC樣本和一些硬編碼閾值數字輸出新的增益設置。系統中使用四個閾值;選擇這些閾值對于最大化系統的模擬輸入范圍至關重要，確保G = 100模式用于盡可能多的信號范圍，同時防止ADC輸入超量程。請注意，此增益模塊作用于每個原始ADC結果，而不是已歸一化的數據。考慮到這一點，可以在這樣的系統中使用的一些閾值的說明性示例（假設中間量程為零的雙極系統）如下：

T1（正下限閾值）：+162（中量程以上 162 個代碼） T2（負下限閾值）：–162（低于中量程 162 個代碼） T3（正上限閾值）：+32，507（低于正滿量程 260 個代碼） T4（負上限閾值）：–32，508（負滿量程以上 260 個代碼）

在 G = 1 模式下，使用內部極限 T1 和 T2。當實際ADC結果介于T1和T2之間時，增益切換為G = 100模式。這可確保ADC接收的模擬輸入電壓盡快最大化。

在G = 100模式下，使用外部極限T3和T4。如果預測ADC結果高于T3或低于T4，則增益切換到G = 1模式，以防止ADC輸入超量程（見圖9）。

圖9.當預測ADC輸入超出閾值限值時，從放大器輸入到轉換器輸入的增益降低100。（藍線：放大器輸入;紅線：轉換器輸入。

在G = 100模式下，如果算法預測下一個ADC樣本將剛好超出外部閾值（使用非?；镜木€性預測），給出+32，510的ADC結果，則增益切換到G = 1，而不是+32，510，下一個ADC結果是+325。

在這樣的系統中，為了防止顫振（在閾值附近快速重復增益切換），遲滯（100：1和1至100開關電平的分離）對于確定正確的閾值限值非常重要。在本例中使用的實際限值的計算中，內置了顯著的滯后。如果系統從高增益（G = 100）模式切換到低增益（G = 1）模式，系統的模擬輸入電壓必須降低近50%才能恢復到高增益模式。

全系統性能

借助完全優化的增益和抽取算法，整個系統已準備就緒，可以進行測試。圖10顯示了系統對以1 kHz運行的–0.5 dBFS大信號輸入音的響應。當考慮到100的PGA增益時，實現的動態范圍為127 dB。

圖 10.對大規模 1kHz 信號的響應。

同樣，在圖11中測試小信號輸入時，在–46.5 dBFS時輸入音為70 Hz，可實現高達129 dB的動態范圍。在較小的輸入音調下，性能有望得到改善，因為在此測量期間不會發生增益范圍的有源切換。

圖 11.對 70 Hz 時的小量程輸入信號的響應。

結論

系統的性能依賴于動態切換增益以處理小信號和大信號輸入的能力。雖然∑-?技術提供了出色的動態范圍，但基于SAR的解決方案提供了一種根據輸入信號動態改變前端增益的方法，而不會影響系統性能。這允許實時測量小信號和大信號交流和直流輸入，而無需等待系統建立時間或由于延遲增益變化而產生大毛刺。

該系統的關鍵是ADC過采樣技術與預測增益設置算法相結合。增益算法的關鍵是如何處理輸入信號的壓擺率。對于更高的輸入壓擺率，可能需要自定義增益設置，以便更快地響應接近ADC輸入可能超量程電平的信號。這可以通過收緊所使用的閾值或使用多個樣本而不是本例中描述的兩個樣本對輸入信號進行更復雜的預測分析來實現。相反，在輸入壓擺率非常低的系統中，可以加寬門限，以更好地利用高增益模式，而不會使ADC輸入過量程。

雖然本文介紹AD7985 ADC，但所使用的技術也適用于ADI公司的其他高速轉換器。使用更快的ADC采樣速率，最終用戶可以用增加的輸入帶寬和更快的輸出數據速率換取更高的過采樣率，從而實現更大的動態范圍。

利用AD8253 VGA的額外增益范圍，而不僅僅是G = 1和G = 100，可以進一步將增益變化的影響降至最低。在本例中，切換增益時會引入少量失真。但是，如果使用G = 10范圍，對于帶有額外校準點的三步增益，可以實現更好的系統THD規格。