之前在Trion上一直強調驅動PLL要走pllin管腳。但是如果在硬件設計之時沒有注意而把PLL輸入管腳放置在普通GPIO也不是完全沒有辦法。
(1)如果放在了GCLK上,Connection Type設置成GCLK,PLL的時鐘源設置成Core;
(2)如果放在了普通GPIO上,那Connection Type只能設置成Normal,同樣PLL的時鐘源設置成Core;不過會有警告信息clock_rule_undefined_name:No clock source defined(xxx)
Trion驗證
有警告信息clock_rule_undefined_name:No clock source defined(hdmi_pclk )但是不用管。照用不誤。
在鈦金上同樣可以這樣設置。
把DDR_REF_CLK設置為normal。
把PLL的參考修改成Core,并輸入時鐘名DDR_REF_CLK。
有警告信息clock_rule_undefined_name :No clock source defined(DDR_REF_CLK),但是不用管。照用不誤。
方法二:通過clkmux驅動PLL
審核編輯:劉清
-
HDMI
+關注
關注
32文章
1721瀏覽量
152082 -
pll
+關注
關注
6文章
777瀏覽量
135207 -
GPIO
+關注
關注
16文章
1213瀏覽量
52184
原文標題:GPIO驅動PLL的
文章出處:【微信號:gh_ea2445df5d2a,微信公眾號:FPGA及視頻處理】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論