盡管印刷電路板（PCB）布局在高速電路中至關重要，但它通常是設計過程中的最后步驟之一。高速PCB布局有很多方面;關于這個主題已經寫了幾卷。本文從實際角度討論高速布局。一個主要目的是幫助新手了解他們在設計高速電路電路板布局時需要解決的許多各種考慮因素。但它也旨在使那些已經離開董事會布局一段時間的人受益。并非每個主題都可以在這里提供的空間中詳細介紹，但我們討論了在提高電路性能、縮短設計時間和最大限度地減少耗時的修訂方面可以帶來最大回報的關鍵領域。

雖然重點是涉及高速運算放大器的電路，但此處討論的主題和技術通常適用于大多數其他高速模擬電路的布局。當運算放大器工作在高RF頻率時，電路性能在很大程度上取決于電路板布局。“紙面上”看起來不錯的高性能電路設計在受到粗心或草率布局的阻礙時可能會呈現平庸的性能。在整個布局過程中提前思考并注意突出的細節將有助于確保電路按預期運行。

原理圖

雖然不能保證，但良好的布局始于良好的原理圖。繪制原理圖時要深思熟慮和慷慨，并考慮通過電路的信號流。從左到右具有自然而穩定的流動的原理圖在電路板上也往往具有良好的流動。在原理圖上放置盡可能多的有用信息。將從事這項工作的設計師、技術人員和工程師將非常感激，包括我們;有時客戶要求我們幫助電路，因為設計師不再在那里。

除了常用的參考標號、功耗和容差之外，原理圖上還有哪些信息？這里有一些建議，可以將普通原理圖變成超級原理圖！添加波形、有關外殼或外殼的機械信息、走線長度、禁止區域;指定哪些組件需要位于電路板頂部;包括調諧信息、元件值范圍、熱信息、受控阻抗線、注釋、電路操作說明...（這樣的例子不勝枚舉）。

不信任任何人

如果您沒有自己進行布局，請務必留出充足的時間與布局人員一起進行設計。此時，一盎司的預防比一磅的治療更有價值！不要指望布局人員能夠讀懂你的想法。在布局過程開始時，您的輸入和指導最為關鍵。您可以提供的信息越多，您在整個布局過程中參與的越多，電路板的效果就越好。為設計人員提供臨時完成點 - 您希望在該點收到布局進度的通知，以便快速查看。這種“閉環”可防止布局誤入歧途，并最大限度地減少電路板布局的返工。

您對設計人員的說明應包括：電路功能的簡要說明;顯示輸入和輸出位置的電路板草圖;電路板堆疊起來（即電路板的厚度、層數、信號層和平面的細節——電源、接地、模擬、數字和射頻）;哪些信號需要在每層上;關鍵部件需要放置的位置;旁路組件的確切位置;哪些痕跡是關鍵的;哪些線路需要是受控阻抗線路;哪些行需要具有匹配的長度;組件尺寸;哪些痕跡需要彼此遠離（或靠近）;哪些電路需要彼此遠離（或靠近）;哪些組件需要彼此靠近（或遠離）;哪些組件位于電路板的頂部和底部。你永遠不會因為給別人太多信息而得到抱怨——太少了，是的;太多了，沒有。

學習經驗：大約 10 年前，我設計了一種多層表面貼裝板，電路板兩側都有組件。該板被擰入帶有許多螺釘的鍍金鋁外殼中（由于嚴格的振動規格）。偏置饋通引腳戳穿電路板。引腳通過引線鍵合到PCB上。這是一個復雜的集會。板上的一些組件將是SAT（在測試中設置）。但我沒有指定這些組件應該在哪里。你能猜出其中一些被放在哪里嗎？右！在板子的底部。生產工程師和技術人員在不得不拆開組件，設定值，然后重新組裝所有東西時，并不是很滿意。我沒有再犯那個錯誤。

位置，位置，位置

與房地產一樣，位置就是一切。電路在電路板上的放置位置、各個電路元件的位置以及附近的其他電路都至關重要。

通常，輸入、輸出和電源位置是定義的，但它們之間發生的事情是“可供爭奪的”。這就是關注布局細節將產生顯著回報的地方。從關鍵元件的放置開始，包括單個電路和整個電路板。從一開始就指定關鍵元件位置和信號路由路徑有助于確保設計按預期方式工作。第一次就做對可以降低成本和壓力，并縮短周期時間。

電源旁路

繞過放大器電源端子上的電源以最大限度地降低噪聲是PCB設計過程的一個關鍵方面，無論是高速運算放大器還是任何其他高速電路。旁路高速運算放大器有兩種常用配置。

電源軌接地：這種技術在大多數情況下效果最好，它使用多個并聯電容，從運算放大器的電源引腳直接接地。通常，兩個并聯電容器就足夠了，但某些電路可能會受益于額外的并聯電容器。

并聯不同的電容值有助于確保電源引腳在寬頻帶上看到低交流阻抗。這在運算放大器電源抑制（PSR）滾降的頻率下尤其重要。電容有助于補償放大器不斷降低的PSR。在數十年的頻率下保持低阻抗接地路徑將有助于確保不需要的噪聲不會進入運算放大器。圖1顯示了多個并聯電容的優點。在較低頻率下，較大的電容器提供低阻抗接地路徑。一旦這些電容器達到自諧振，電容質量就會降低，電容器就會變成電感。這就是為什么使用多個電容器很重要的原因：當一個電容器的頻率響應滾落時，另一個電容器的頻率響應變得顯著，從而在幾十年的頻率內保持低交流阻抗。

圖1.電容阻抗與頻率的關系

直接從運算放大器的電源引腳開始;具有最低值和最小物理尺寸的電容應與運算放大器放置在電路板的同一側，并盡可能靠近放大器。電容器的接地側應以最小的引線或走線長度連接到接地層。這種接地連接應盡可能靠近放大器的負載，以盡量減少電源軌和接地之間的干擾。圖 2 說明了此技術。

圖2.并聯電容軌對地旁路。

對于下一個更高值的電容器，應重復此過程。一個好的起點是最小值為 0.01 μF，下一個電容器采用 2.2μF 或更大、低 ESR 的電解。0外殼尺寸中的01.0508 μF提供低串聯電感和出色的高頻性能。

軌到軌：另一種配置使用一個或多個旁路電容連接在運算放大器的正電源軌和負電源軌之間。這種方法通常用于難以在電路中獲得所有四個電容器的情況。這種方法的缺點是電容器外殼尺寸會變大，因為電容器兩端的電壓是單電源旁路方法的兩倍。更高的電壓需要更高的擊穿額定值，這意味著外殼尺寸更大。但是，此選項可以改善PSR和失真性能。

由于每個電路和布局都不同;電容器的配置、數量和值由實際電路要求決定。

寄生效應

寄生蟲是那些令人討厭的小精靈，它們會潛入您的 PCB（字面意思）并在您的電路中造成嚴重破壞。它們是滲透到高速電路中的隱藏雜散電容器和電感器。它們包括由封裝引線和過長的走線形成的電感器;焊盤對地、焊盤至電源層和焊盤至走線電容器;與過孔的互動，以及更多的可能性。圖3（a）是同相運算放大器的典型原理圖。但是，如果考慮寄生元件，則相同的電路如圖3（b）所示。

圖3.典型運算放大器電路，設計（a）和寄生效應（b）。

在高速電路中，對電路性能的影響不大。有時只需十分之幾皮法拉就足夠了。舉個例子：如果反相輸入端僅存在1 pF的額外雜散寄生電容，則在頻域中會導致近2 dB的峰值（圖4）。如果存在足夠的電容，則會導致不穩定和振蕩。

圖4.寄生電容引起的額外峰值。

在尋找有問題的寄生效應的來源時，計算這些小精靈大小的一些基本公式可以派上用場。公式1是平行板電容器的公式（見圖5）。

(1)

C是電容，A是板的面積，單位為cm2，k是板材料的相對介電常數，d是板之間的距離，單位為厘米。

圖5.兩塊板之間的電容。

帶狀電感是另一個需要考慮的寄生因素，這是由于走線長度過長和接地層不足造成的。公式2顯示了走線電感的公式。參見圖 6。

W 是跡線寬度，L 是跡線長度，H 是跡線的粗細。所有尺寸均以毫米為單位。

圖6.走線長度的電感。

圖7中的振蕩顯示了高速運算放大器同相輸入端2.54 cm走線長度的影響。等效雜散電感為29 nH（納亨利），足以引起持續的低電平振蕩，這種振蕩在整個瞬態響應期間持續存在。圖片還顯示了使用接地層如何減輕雜散電感的影響。

圖7.帶或不帶接地層的脈沖響應。

過孔是寄生效應的另一個來源;它們可以同時引入電感和電容。公式3是寄生電感的公式（見圖8）。

(3)

T 是板的厚度，d 是通孔的直徑，單位為厘米。

圖8.通過尺寸。

公式4顯示了如何計算過孔的寄生電容（見圖8）。

(4)

εr是板材料的相對磁導率。T是板的厚度。D1是通孔周圍焊盤的直徑。D2是地平面中間隙孔的直徑。所有尺寸均以厘米為單位。0.157 cm 厚的電路板中的單個過孔可增加 1.2 nH 的電感和 0.5 pF 的電容;這就是為什么在布置木板時，必須保持持續的警惕，以盡量減少寄生蟲的滲透！

接地層

這里要討論的內容比這里要涵蓋的要多得多，但我們將重點介紹一些關鍵功能，并鼓勵讀者更詳細地探討該主題。本文末尾顯示了參考文獻列表。

接地層充當公共基準電壓，提供屏蔽，實現散熱，并降低雜散電感（但也會增加寄生電容）。雖然使用接地層有很多優點，但在實現時必須小心，因為它能做什么和不能做什么都有限制。

理想情況下，PCB的一層應專用于用作接地層。當整個平面不間斷時，將出現最佳結果。抵制移除接地層區域以在此專用層上路由其他信號的誘惑。接地層通過消除導體和接地層之間的磁場來降低走線電感。當接地層的區域被移除時，意外的寄生電感可能會引入接地層上方或下方的走線中。

由于接地層通常具有較大的表面和橫截面積，因此接地層中的電阻保持在最小值。在低頻下，電流將采用電阻最小的路徑，但在高頻下，電流將遵循阻抗最小的路徑。

然而，也有例外，有時接地層越少越好。如果將接地層從輸入和輸出焊盤下方移除，高速運算放大器的性能會更好。輸入端接地層引入的雜散電容加到運算放大器的輸入電容中，會降低相位裕量并可能導致不穩定。如寄生效應討論所示，運算放大器輸入端的1 pF電容會導致顯著的峰值。輸出端的容性負載（包括雜散負載）在反饋環路中產生一個極點。這會降低相位裕量，并可能導致電路變得不穩定。

模擬和數字電路，包括接地層和接地層，應盡可能分開。快速上升沿產生在接地層中流動的電流尖峰。這些快速電流尖峰會產生噪聲，從而破壞模擬性能。模擬和數字接地（和電源）應連接在一個公共接地點，以盡量減少循環數字和模擬接地電流和噪聲。

在高頻下，必須考慮一種稱為趨膚效應的現象。趨膚效應導致電流在導體的外表面流動，實際上使導體變窄，從而增加其直流值的電阻。雖然集膚效應超出了本文的范圍，但銅的集膚深度（以厘米為單位）的良好近似值是

不太敏感的電鍍金屬有助于減少趨膚效應。

包裝

運算放大器通常采用多種封裝。所選擇的封裝會影響放大器的高頻性能。主要影響是寄生效應（前面提到）和信號路由。在這里，我們將重點介紹放大器的輸入、輸出和電源路由。

圖9顯示了采用SOIC封裝（a）的運算放大器與采用SOT-23封裝（b）的運算放大器之間的布局差異。每種封裝類型都有其自身的一系列挑戰。專注于（a），仔細檢查反饋路徑表明有多種選擇來路由反饋。保持走線長度短至關重要。反饋中的寄生電感會導致振鈴和過沖。在圖9（a）和9（b）中，反饋路徑圍繞放大器布線。圖9（c）顯示了另一種方法——在SOIC封裝下布線反饋路徑——該方法最大限度地減少了反饋路徑長度。每個選項都有細微的區別。第一種選擇可能導致走線長度過長，串聯電感增加。第二種選擇使用過孔，這會引入寄生電容和電感。在布置電路板時，必須考慮這些寄生效應的影響和影響。SOT-23布局幾乎是理想的：最小的反饋走線長度和使用過孔;負載和旁路電容器以短路徑返回至同一接地連接;圖9（b）中未顯示的正軌電容位于電路板底部的負軌電容正下方。

圖9.運算放大器電路的布局差異。（a） SOIC 封裝，（b） SOT-23 和 （c） SOIC，電路板下方有射頻。

低失真放大器引腳排列：ADI公司某些運算放大器（例如AD8045）提供新型低失真引腳排列，有助于消除上述兩個問題;它還提高了另外兩個重要領域的性能。如圖10所示，LFCSP的低失真引腳排列采用傳統的運算放大器引腳排列，逆時針旋轉一個引腳，并添加第二個輸出引腳作為專用反饋引腳。

圖 10.具有低失真引腳排列的運算放大器。

低失真引腳排列允許輸出（專用反饋引腳）和反相輸入之間緊密連接，如圖11所示。這大大簡化和精簡了布局。

圖 11.低失真運算放大器AD8045的PCB布局

另一個好處是減少了二次諧波失真。傳統運算放大器引腳配置中二次諧波失真的一個原因是同相輸入和負電源引腳之間的耦合。LFCSP封裝的低失真引腳排列消除了這種耦合，大大降低了二次諧波失真;在某些情況下，降低可能高達 14 dB。圖12顯示了AD8099 SOIC和LFCSP封裝之間的失真性能差異。

這種封裝還有另一個優勢——功耗。LFCSP提供了一個裸露的焊盤，可降低封裝的熱阻，并可以改善θ賈約40%。憑借其較低的熱阻，該設備運行溫度更低，這意味著更高的可靠性

圖 12.AD8099失真比較—采用SOIC和LFCSP封裝的相同運算放大器。

目前，ADI公司有三款高速運算放大器采用新型低失真引腳排列：AD8045、AD8099和AD8000。

路由和屏蔽

電路板上存在各種各樣的模擬和數字信號，具有從直流到GHz的高低電壓和電流。防止信號相互干擾可能很困難。

回顧“不信任任何人”的建議，提前思考并制定如何在板上處理信號的計劃至關重要。重要的是要注意哪些信號是敏感的，并確定必須采取哪些步驟來保持其完整性。接地層為電信號提供公共參考點，也可用于屏蔽。當需要信號隔離時，第一步應該是提供信號走線之間的物理距離。以下是一些需要注意的良好做法：

最大限度地減少長并聯線路和同一電路板上信號走線的緊密接近將減少電感耦合。

盡量減少相鄰層上的長走線將防止電容耦合。

需要高隔離度的信號走線應路由在單獨的層上，如果它們不能完全保持距離，則應彼此正交運行，中間有接地層。正交布線將最大限度地減少電容耦合，并且接地將形成電屏蔽。這種技術被用于形成受控阻抗線路。

高頻（RF）信號通常在受控阻抗線路上運行。也就是說，走線保持特性阻抗，例如 50 歐姆（RF應用中的典型值）。兩種常見的受控阻抗線，微帶和帶狀線都可以產生類似的結果，但實現方式不同。

微帶控制阻抗線如圖13所示，可以在電路板的任一側運行;它使用緊靠其下方的接地層作為參考平面。

圖 13.微帶傳輸線。

公式6可用于計算FR4板的特性阻抗。

H是從接地層到信號走線的距離，W是走線寬度，T是走線厚度;所有尺寸均以密耳（英寸× 10 為單位-3).εr是PCB材料的介電常數.

帶狀線控制阻抗線（見圖14）使用兩層接地層，信號走線夾在它們之間。這種方法使用更多的走線，需要更多的電路板層，對介電厚度變化敏感，成本更高，因此它通常僅用于要求苛刻的應用。

圖 14.帶狀線控制阻抗線。

帶狀線的特性阻抗設計方程如公式7所示。

保護環或“保護”是與運算放大器一起使用的另一種常見屏蔽類型;它用于防止雜散電流進入敏感節點。原理很簡單——用保護導體完全包圍敏感節點，該保護導體保持在或驅動（在低阻抗下）與敏感節點相同的電位，從而將雜散電流從敏感節點吸收出去。圖15（a）顯示了反相和同相運算放大器配置的保護環原理圖。圖15（b）顯示了SOT-23-5封裝的兩個保護環的典型實現方式。

圖 15.保護環。（a） 反相和同相操作。（b） SOT-23-5封裝。

屏蔽和路由還有許多其他選項。鼓勵讀者查看以下參考資料，以獲取有關此主題和上述其他主題的更多信息。

結論

智能電路板布局對于成功的運算放大器電路設計非常重要，尤其是對于高速電路。一個好的原理圖是良好布局的基礎;電路設計師和布局設計師之間的密切協調至關重要，尤其是在零件和布線的位置方面。需要考慮的主題包括電源旁路、最小化寄生效應、接地層的使用、運算放大器封裝的影響以及布線和屏蔽方法。

審核編輯：郭婷