作者：Iuri Mehr, Joe DiPilato, and Martin Kessler

電視電纜的廣泛部署導致了廣泛的研究，以提供更好的質量和增加電視節目和電纜調制解調器功能的多樣性。這一努力導致了幾家知名供應商的數字機頂盒的開發，包括科學亞特蘭大和摩托羅拉（通用儀器）。數字機頂盒不是模擬退化邊帶調制 （VSB） 通道，而是接收電視節目并使用正交幅度調制 （QAM） 與前端電臺交換信息。以數字位傳輸模擬信息不僅更可靠，而且可以更有效地利用可用帶寬。圖1顯示了連接到頭端和住宅（或辦公室）內各種設備的數字機頂盒。

圖1.電纜機頂盒網關配置。

幾種服務可以以這種方式統一，包括互聯網接入、有線電視甚至電話服務。高數據速率允許流式傳輸MPEG電影以及高質量的電話（語音包）服務。

如圖2所示，數字機頂盒由幾個主要子系統組成，以實現電視調諧器、基帶收發器、通道3/4調制器（用于與模擬電視機兼容）、MPEG和NTSC解碼器和編碼器、物理層（PHY）和電纜調制解調器的媒體訪問控制（MAC）等功能。由于互聯網接入意味著一個上行通道，因此包括一個電纜驅動器;它可以使用AD832x系列的成員來實現。該盒子還可以包括帶外 （OOB） 控制通道和電話線路接口。

所有這些模塊的多樣性和復雜性都給設計人員帶來了元件和電路板級的重大挑戰。所需的大量數字處理，加上高清數字電視的高質量接收要求，給數字機頂盒架構師帶來了諸多挑戰。此外，與模擬電視的兼容性要求從壁掛式電視電纜插座到電視機進行干凈的模擬信號處理。因此，為集成功能選擇合適的分區成為以低成本在電纜調制解調器中結合高質量電視接收和高數據速率的關鍵要求。

圖2.在一個典型的數字機頂盒內。

混合信號前端可使用AD9873實現，是機頂盒的核心（圖2）。

混合信號前端

機頂盒混合信號前端的定義必須考慮發送和接收數據路徑所需的功能量。低成本至關重要，因此選擇合適的技術是成功設計的關鍵。除此之外，上市時間對IC供應商和OEM來說同樣重要。包含大量數字和模擬內容的ASIC通常難以安排，因為處理固有的設計挑戰需要時間，并且經常需要客戶反饋。ADI公司AD9873的設計人員利用了他們在機頂盒技術方面的經驗，以及他們在單個芯片上集成基本高性能模擬和混合信號功能所需的高性能拓撲模塊內核設計清單。

圖3是用于機頂盒和電纜調制解調器的模擬前端轉換器AD9873的框圖。接收數據路徑包含多個模數轉換器（ADC），以適應前面描述的各種機頂盒功能。一對8位ADC用于轉換來自解調OOB通道的正交輸入。它們專為中等性能而設計 — 在小于 7 MHz 的采樣速率下優于 16 有效位數 （ENOB），因為 OOB 數據在窄帶信道 （<1 MHz） 中使用低復雜度調制 （QPSK）。由于10位ADC在電纜調制解調器數據數字化中起著重要作用，因此需要更嚴格的規格。這種類型的數據使用高階QAM調制進行廣播，這需要更高的信噪比。因此，在9 MSPS下對高達10 MHz的輸入信號進行采樣時，轉換器需要表現出優于33 ENOB。第四個ADC是一個12位轉換器，采樣頻率為33 MHz，可為高達奈奎斯特速率的輸入提供優于10.5 ENOB，可以數字化高清電視信號。對于多路復用到同一輸入的單端視頻信號，提供可編程黑電平箝位。所有這些轉換器的輸出都經過多路復用，以減少封裝引腳的數量。

圖3.AD9873功能框圖

發送數據路徑包含一個解復用接口，用于接收I/Q基帶數據，通常采樣頻率約為13 MHz（高達16 MHz）。由于插值是降低DAC輸出濾波器要求的強大工具（AD9772和AD9856成功使用），因此使用了三個插值濾波器。插值因子可以設置為12或16，使數據速率高達230 MHz。整體插值器頻率響應由兩個半帶濾波器和一個級聯積分器梳狀濾波器（CIC）決定。在插值器之后，使用直接數字頻率合成（DDS）實現正交調制器以生成正弦和余弦波形。在饋入DAC之前，信號可以補償由D/A轉換過程產生的sin（x）/x滾降。此操作是可選的，因為滾降僅在合成載波頻率范圍結束時變得明顯。DDS可以產生低雜散含量的復數載波，頻率高達采樣速率的約三分之一，即高達70 MHz。

ADC直接從低頻晶體時鐘;其頻率由板載可編程鎖相環（PLL）提高，以提供DAC所需的高速時鐘。這種方法可減少對ADC進行采樣時的不良時鐘抖動，并消除片外高頻振蕩器的問題和費用。可編程PLL還為機頂盒內的其他模塊提供系統時鐘。輔助數字Σ-Δ輸出有助于自動增益控制或定時恢復功能。許多器件參數可通過 3 引腳或 4 引腳串行接口進行編程。

為了與AD832x電纜驅動器系列成員無縫連接，該器件內置一個單獨的3線接口，并設計了多個配置文件寄存器（可通過串行接口加載），以加快發射增益數據和載波頻率的變化。這可以通過使用專用的外部引腳來實現，該引腳尋址特定的配置文件寄存器組。圖4顯示了AD9873如何在完整的數字機頂盒應用中使用。

圖4.智能系統分區有助于解決優化寬帶調制解調器設計中的價格、性能、尺寸和功耗的挑戰。

寬帶調制解調器的設計人員需要小尺寸、高性能水平和低成本的組合。由于機箱內熱管理的成本和面積影響，它們無法承受發射或接收路徑中耗散功率的代價。為了在寬帶調制解調器設計中構建滿足這些要求的大規模數字集成電路，需要最先進的低壓光刻技術。但是，它們不適用于高性能模擬和混合信號電路。AD9873等產品提供了使用兩個高度集成度的小型芯片（數字ASIC和混合信號“其他所有”），從而為這一問題提供了解決方案，這些芯片將大規模數字IC與高性能混合信號元件適當分區。

圖5顯示了這種方法如何引領寬帶通信應用的趨勢，遠離試圖將大規模數字處理與高性能混合信號器件集成失敗的單芯片解決方案。新興的寬帶調制解調器需要更強大的數字處理（>MIPS）和更高性能的混合信號（>動態范圍和帶寬）設備。這些應用中使用的大規模集成數字器件需要最先進的（精細幾何形狀）、低電壓CMOS工藝，而混合信號器件依賴于更高電壓的CMOS工藝，這些工藝針對處理高性能混合信號進行了優化。作為新型寬帶MxFE系列的首款器件，AD9873將允許設計人員利用“智能分區”。

圖5.智能分區模型。

它的工作原理如下：深亞微米幾何工藝不容易支持高性能D/A和A/D轉換器所需的電壓電平，數字噪聲耦合到模擬信號鏈中會破壞信號保真度。有時，試圖將所有內容都放在單個芯片上會導致更高的價格和/或更低的性能解決方案。嘗試將高速和寬動態范圍的混合信號設備與超大規模數字處理混合就是一個很好的例子。它總是需要在數字面積（成本）、功耗或混合信號性能方面做出妥協。AD9873寬帶混合信號前端以及隨后推出的其他MxFE產品為設計人員提供了高集成度、低成本和低功耗的優勢，而不會影響性能。

AD9873采用這種優化的混合信號技術和“智能”分區，為各種調制格式（FSK、QPSK、16/32/64/256 QAM、OFDM、擴頻等）提供出色的動態性能。數字ASIC包括調制編碼，可以在最具成本效益和最精細的幾何形狀上實現。通過這種經濟高效的方法，系統設計人員可以在自己的數字ASIC中保留更多的“附加值”，充分利用其系統專業知識，專有算法和知識產權。AD9873的混合信號分區解決了在VLSI數字ASIC中集成混合信號電路的成本和性能權衡問題，方法是將其從片外移除。

AD9873混合信號前端的其他應用

除電纜機頂盒外，AD9873還非常適合各種其他標準和專有寬帶通信應用，如圖6所示。以下是可以使用AD9873的其他應用列表：

電纜調制解調器

數字通信

數據和視頻調制解調器

電源線調制解調器

衛星系統

電腦多媒體

寬帶無線通信

家庭網絡

圖6.通過電纜、電源線或無線方式實現寬帶調制解調器，使用AD9873。

AD9873主要特性和性能

232MHz正交數字上變頻器：

直流至 70 MHz 輸出帶寬

12 位直接中頻 D/A 轉換器

直接數字合成

插值和正弦（x）/x 濾波器

12位、33MSPS直接中頻ADC

10位、33MSPS直接中頻ADC

雙通道 8 位、16.5 MSPS I&Q ADC

雙通道 12 位 Σ-Δ 控制 DAC

帶箝位電路的視頻輸入

與 AD8321/3 PGA 電纜驅動器的直接接口

可編程鎖相環時鐘乘法器

3.3V 單電源供電

關斷模式

100 針 MQFP

AD9873的性能與商用溫度范圍有關;但是，它可以在-40°至+75°C的溫度范圍內安全使用。 圖7顯示了12 MHz輸入時10位ADC性能的頻譜圖。

圖7.AD9873的12位ADC性能曲線，輸入為10 MHz。

圖8顯示了產生42 MHz 16 QAM信號的DAC的頻譜圖。圖9顯示了AD64產生的9873 QAM信號的星座圖和眼圖。

圖8.AD9873 DAC性能曲線圖

圖9.AD9873 64-QAM星座圖

評估板和軟件

AD9873評估板和軟件允許用戶針對特定調制解調器應用輕松編程和快速評估AD9873。

圖 10.AD9873評估設置。

圖 11.AD9873 評估板和軟件

審核編輯：郭婷