在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA編程技巧系列之輸入輸出偏移約束詳解

FPGA研究院 ? 來源:FPGA研究院 ? 2023-02-15 11:52 ? 次閱讀

1. 偏移約束的作用

偏移約束(Offset Constraint)用來定義一個外部時鐘引腳(Pad)和數據輸入輸出引腳之間的時序關系,這種時序關系也被稱為器件上的Pad-to-Setup或Clock-to-Out路徑。這些約束對與外部元器件相連的接口十分重要,在這里,需要解釋兩個術語:

Pad-to-Setup:也被稱為OFFSET IN BEFORE約束,是用來保證外部輸入時鐘和外部輸入數據的時序滿足FPGA內部觸發器的建立時間要求的。如下圖TIN_BEFORE約束使得FPGA在進行DATA_IN和CLK_SYS布線時努力保證DATA_IN相對于CLK_SYS的延時小于TIN_BEFORE。

Clock-to-Out:也被稱為OFFSET OUT AFTER約束,是用來滿足下游器件建立保持(setup/hold)要求或輸出時鐘和數據之間時序要求的。

OFFSET IN BEFORE 或OFFSET OUT AFTER約束允許用戶指定外部輸入或輸出引腳相對于時鐘邊沿到內部數據的延時。

4e62ba9e-ac4b-11ed-bfe3-dac502259ad0.jpg

1?1 輸入偏移約束時序參考圖

4e77acc4-ac4b-11ed-bfe3-dac502259ad0.jpg

1?2 輸出偏移約束時序參考圖

Xilinx FPGA有三個層次的約束:

Global OFFSET:為所有輸入或輸出指定相對某個特定時鐘的約束;

Group OFFSET:為一組輸入或者輸出指定相對驅動他們的時鐘的約束

Net-Specific OFFSET:為某個特定的輸入或者輸出指定相對其驅動時鐘的約束;

在進行約束的詳細講解之前,必須明確兩個概念:

建立時間setup time

指在觸發器始終上升沿到來之前,數據必須保持穩定的時間,如果建立時間不夠,數據將不能被打入觸發器;

保持時間hold time

指觸發器的時鐘上升沿到來之后數據必須穩定不變的時間,如果保持時間不夠,數據不能被打入觸發器;

4e8b3dd4-ac4b-11ed-bfe3-dac502259ad0.jpg

1?3 建立保持時間時序圖

2. OFFSET IN約束

OFFSET IN約束用來設定Pad-to-Setup時序要求。OFFSET IN是對數據時鐘關系的一種說明。它當分析建立時間要求(data_delay+setup-clock_delay-clock_arrival要求滿足約束條件)的時候,需要考慮時鐘延時(clock delay)、時鐘邊沿(clock edge)、DLL/DCM引入的時鐘相位。

2.1. OFFSET IN BEFORE 約束

OFFSET IN BEFORE約束限定了數據從引腳傳播到同步元件并在同步元件建立起來的所需的時間。比如 “OFFSET = IN 2 ns BEFORE clock_pad”這個約束,限定數據必須在下一個時鐘邊沿到來之前2ns內讀取,因此FPGA會規劃使得數據相對時鐘邊沿的超前2ns之內。

4ea5c244-ac4b-11ed-bfe3-dac502259ad0.jpg

2?1 OFFSET IN BEFORE約束帶校準功能的電路

上圖FPGA在布線時會盡力去滿足如下不等式:

TData + TSetup - TClock 《= Toffset_IN_BEFORE;

2.1.1. VALID約束

OFFSET IN約束往往和VALID約束一起使用。OFFSET IN約束在建立時間分析中作為建立時間要求使用,而VALID約束在保持時間約束中作為保持時間要求使用。VALID約束指定了輸入數據的持續時間。在默認情況下,FPGA指定VALID和OFFSET的值相等,也即FPGA在默認情況下認為保持時間為0。

4ebc1224-ac4b-11ed-bfe3-dac502259ad0.jpg

2?2 帶有VALID約束的輸入偏移約束

2.1.2. OFFSET IN約束的一個簡單例子

FPGA的分析工具在綜合時經常會用到一個詞:Slack,即松弛時間,當Slack》0時,該路徑設計滿足時序要求;當Slack《0時,該路徑不滿足時序要求。

Slack = (Requirement - (Data Path - Clock Path - Clock Arrival))

4ee4f554-ac4b-11ed-bfe3-dac502259ad0.jpg

2?3 OFFSET IN的簡單例子時序

該約束為:

TIMESPEC TS_clock = PERIOD clock_grp 10 ns HIGH 50%;

OFFSET = IN 3 ns BEFORE clock;

4efdd8f8-ac4b-11ed-bfe3-dac502259ad0.jpg

2?4 OFFSET IN約束時序報告

從時序約束報告的Slack的值可以看出,Data不能被Clock成功打入觸發器FF0.

2.2. OFFSET IN AFTER約束

OFFSET IN AFTER和OFFSET IN BEFORE在本質上是一樣的,只是形式上不一樣,其約束效果是完全一樣的。OFFSET IN AFTER的約束公司如下:

TData + TSetup - TClock 《= TPeriod – Toffset_IN_AFTER;

3. OFFSET OUT約束

OFFSET OUT約束用來定義clock-to-pad時序要求。OFFSET OUT約束是對外部clock-to-data的說明并且必須考慮clock_delay、clock edge和DLL/DCM時鐘相位等。

3.1. OFFSET OUT AFTER約束

OFFSET OUT AFTER約束定義了數據從同步元件傳播到管腳最長允許時間??梢孕蜗蟮乩斫鉃闀r鐘邊沿到達器件邊界時數據離開器件邊界的時間?!癘FFSET = OUT 2 ns AFTER clock_pad”約束意思是從FPGA數據端口傳輸到下游器件的數據在參考時鐘2ns之后一定可讀。

4f3d7e40-ac4b-11ed-bfe3-dac502259ad0.jpg

3?1 OFFSET OUT AFTER約束帶校準功能的電路

下面公式規定了數據時鐘的這種關系:

TQ + TClock2Out + TClock 《= Toffset_OUT_AFTER;

OFFSET OUT AFTER約束沿著參考時鐘路徑和數據路徑的最大延時不超過偏移值。

3.1.1. OFFSET OUT AFTER約束的一個簡單例子

同樣的,OFFSET OUT的Slack也定義了輸出約束的松弛時間:

Slack = (Requirement - (Clock Arrival + Clock Path + Data Path))

4f4bf6dc-ac4b-11ed-bfe3-dac502259ad0.jpg

3?2 OFFSET OUT 約束的簡單例子

其約束應寫為:

TIMESPEC TS_clock = PERIOD clock_grp 10 ns HIGH 50%;

OFFSET = OUT 3 ns AFTER clock;

4f5d0814-ac4b-11ed-bfe3-dac502259ad0.jpg

3?3 OFFSET OUT 時序約束報告

時序報告中Slack=-0.865ns,不滿足時序約束要求。

3.2. OFFSET OUT BEFORE約束

同樣地,OFFSET OUT BEFORE和OFFSET OUT AFTER約束本質上沒有什么不同,只是形式上的不一樣的,其約束效果完全一樣。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21777

    瀏覽量

    604795
  • 元器件
    +關注

    關注

    112

    文章

    4738

    瀏覽量

    92633
  • 觸發器
    +關注

    關注

    14

    文章

    2001

    瀏覽量

    61265

原文標題:FPGA編程技巧系列之輸入輸出偏移約束詳解

文章出處:【微信號:FPGA研究院,微信公眾號:FPGA研究院】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Xilinx FPGA編程技巧常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧常用時序約束詳解,話不多說,上貨。 基本的約束
    發表于 04-12 17:39

    Xilinx FPGA編程技巧常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧常用時序約束詳解,話不多說,上貨。 基本的約束
    發表于 05-06 15:51

    用Cyclone FPGA實現雙倍數據率輸入輸出接口

    Cyclone 系列芯片是美國A ltera 公司推出的低價格、高容量現場可編程門陣列器件(FPGA ) , 本文概述了他的主要特點, 給出了其在與外部存儲器接口時用到的雙倍數據率輸入輸出
    發表于 06-27 16:27 ?45次下載
    用Cyclone <b class='flag-5'>FPGA</b>實現雙倍數據率<b class='flag-5'>輸入輸出</b>接口

    6.2 通用輸入輸出GPIO(神舟王207)

    此文檔是關于神舟王開發板輸入輸出GPIO的介紹和講解;
    發表于 05-25 10:01 ?2次下載

    FPGA開發之時序約束(周期約束

    時序約束可以使得布線的成功率的提高,減少ISE布局布線時間。這時候用到的全局約束就有周期約束偏移約束。周期
    發表于 02-09 02:56 ?732次閱讀

    一文詳解FPGA編程技巧輸入輸出偏移約束

    偏移約束(Offset Constraint)用來定義一個外部時鐘引腳(Pad)和數據輸入輸出引腳之間的時序關系,這種時序關系也被稱為器件上的Pad-to-Setup或Clock-to-Out路徑這些
    的頭像 發表于 07-14 07:14 ?5537次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>FPGA</b><b class='flag-5'>編程</b>技巧<b class='flag-5'>輸入輸出</b><b class='flag-5'>偏移</b><b class='flag-5'>約束</b>

    添加時序約束的技巧分析

    。 在添加全局時序約束時,需要根據時鐘頻率劃分不同的時鐘域,添加各自的周期約束;然后對輸入輸出端口信號添加偏移約束,對片內邏輯添加附加
    發表于 11-25 09:14 ?2608次閱讀

    XD和XL系列編程控制器的規格參數和輸入輸出接線及運行維護的說明

    本手冊涉及XD/XL系列編程控制器的選型、系統構成,主要介紹XD/XL系列編程控制器的基本單元的規格參數、輸入輸出接線、運行維護等。
    發表于 12-12 15:01 ?4次下載
    XD和XL<b class='flag-5'>系列</b>可<b class='flag-5'>編程</b>控制器的規格參數和<b class='flag-5'>輸入輸出</b>接線及運行維護的說明

    nRF24LE1低功耗應用詳解輸入輸出口設計

    關鍵詞:nRF24LE1 如需詳細資料,請與我聯系。 無線世界,應用無限 nRF24LE1低功耗應用詳解輸入輸出口設計.jpg(79.65 KB, 下載次數: 39) 2012-4-19 16:12:46 上傳 下載次數: 3
    發表于 02-27 14:05 ?414次閱讀
    nRF24LE1低功耗應用<b class='flag-5'>詳解</b><b class='flag-5'>之</b><b class='flag-5'>輸入輸出</b>口設計

    STM32的8種GPIO輸入輸出模式

    STM32的8種GPIO輸入輸出模式參考文章“STM32的8種GPIO輸入輸出模式深入詳解”和“STM32中GPIO的8種工作模式!”輸入模式- 浮空
    發表于 11-26 17:06 ?16次下載
    STM32的8種GPIO<b class='flag-5'>輸入輸出</b>模式

    2、【STM32F0系列學習】—通用輸入輸出端口(GPIO)

    【STM32F0系列學習】—通用輸入輸出端口GPIO1、GPIO端口配置說明1、GPIO端口配置說明
    發表于 11-29 16:51 ?66次下載
    2、【STM32F0<b class='flag-5'>系列</b>學習】<b class='flag-5'>之</b>—通用<b class='flag-5'>輸入輸出</b>端口(GPIO)

    創建輸入輸出接口時序約束的竅門

    輸入輸出接口的約束,整理出了一套非常實用的InputDelay/Output Delay Constraints Language Templates。
    的頭像 發表于 08-02 09:54 ?2549次閱讀
    創建<b class='flag-5'>輸入輸出</b>接口時序<b class='flag-5'>約束</b>的竅門

    Logos系列FPGA輸入輸出接口(IO)用戶指南

    電子發燒友網站提供《Logos系列FPGA輸入輸出接口(IO)用戶指南.pdf》資料免費下載
    發表于 09-26 10:19 ?8次下載
    Logos<b class='flag-5'>系列</b><b class='flag-5'>FPGA</b><b class='flag-5'>輸入輸出</b>接口(IO)用戶指南

    PyTorch教程6.6.文件輸入輸出

    電子發燒友網站提供《PyTorch教程6.6.文件輸入輸出.pdf》資料免費下載
    發表于 06-05 10:18 ?0次下載
    PyTorch教程6.6.<b class='flag-5'>之</b>文件<b class='flag-5'>輸入輸出</b>

    CW32通用輸入輸出端口詳解

    CW32通用輸入輸出端口詳解
    的頭像 發表于 10-30 17:33 ?1116次閱讀
    CW32通用<b class='flag-5'>輸入輸出</b>端口<b class='flag-5'>詳解</b>
    主站蜘蛛池模板: 国产乱淫a∨片免费视频| 沟沟人体一区二区| 四虎影院在线播放| 最新欧美一级视频| 成年人视频黄色| 77成人| 午夜撸| 久久人人网| 色网站观看| 亚洲成在人天堂一区二区| 欧美成人免费高清网站| a级午夜毛片免费一区二区| 777奇米四色米奇影院在线播放| 4399一级成人毛片| 亚欧美视频| 亚洲天堂免费观看| 日韩美a一级毛片| 黄色一级毛片在线观看| bt天堂资源种子在线8| 手机在线观看一级午夜片| 国产福利萌白酱喷水视频铁牛| 黄色欧美| 在线麻豆国产传媒60在线观看| 天堂a| 酒色激情网| 闲人综合| 1024你懂的国产在线播放| 琪琪see色原在线20| 亚洲va久久久噜噜噜久久| 你懂的视频在线观看资源| 波多野结衣在线一区| 欧美黄色片视频| 一区二区中文字幕| 性 色 黄 一级| 久久综合久色欧美婷婷| 一本到视频在线| 影院在线观看免费| 在线精品国产三级| 毛片免费网站| 天天干天天草| 一区二区三区网站|