先進制程工藝進度緩慢的情況下，多芯片整合封裝成了半導體行業的大趨勢，各家不斷玩出新花樣。

ISSCC 2023國際固態電路大會上，AMD提出了多種新的整合封裝設想，其中之一就是在CPU處理器內部，直接堆疊DRAM內存，而且是多層堆疊。

一種方式是CPU計算模塊、DRAM內存模塊，并排封裝在硅中介層上，而另一種方式就是在計算模塊上方直接堆疊內存模塊，有點像手機SoC。

AMD表示，這種設計可以讓計算核心以更短的距離、更高的帶寬、更低的延遲訪問內存，而且能大大降低功耗，2.5D封裝可以做到獨立內存功耗的30％左右，3D混合鍵合封裝更是僅有傳統的1/6。

如果堆疊內存容量足夠大，主板上的DIMM插槽甚至都可以省了。

當然，AMD的這種設想僅面向服務器和數據中心領域，桌面上不會這么做，否則就無法升級了。

AMD甚至考慮在Instinct系列加速卡已經整合封裝HBM高帶寬內存的基礎上，在后者之上繼續堆疊DRAM內存，但只是一層，容量不會太大。

這樣的最大好處是一些關鍵算法內核可以直接在整合內存內執行，而不必在CPU和獨立內存之間往復通信傳輸，從而提升性能、降低功耗。

另外，AMD還設想在2D/2.5D/3D整合封裝芯片的內部，除了CPU+GPU混合計算核心，還集成更多模塊，包括內存、統一封裝光網絡通道物理層、特定域加速器等等，并引入高速標準化的芯片間接口通道(UCIe)。

尤其是引入光網絡通道，可以大大簡化網絡基礎架構。

我們知道，AMD最近兩年的CPU及GPU顯卡已經轉向了chiplets小芯片架構設計，每個芯片由不同的模塊組成，可以降低芯片生產難度，提高良率，控制好成本。

AMD的芯片代工主要由臺積電完成，不過小芯片封裝主要是靠國內的芯片封測公司通富微電。

通富微電表示，通過在多芯片組件、集成扇出封裝、2.5D/3D等先進封裝技術方面的提前布局，可為客戶提供多樣化的Chiplet封裝解決方案，并且已為AMD大規模量產Chiplet產品。

通富微電還提到，目前，大多數世界前20強半導體企業和絕大多數國內知名集成電路設計公司都已成為通富微電的客戶。

通過并購，公司與AMD形成了“合資 合作”的強強聯合模式，建立了緊密的戰略合作伙伴關系；

AMD完成對全球FPGA龍頭賽靈思的收購，實現了CPU GPU FPGA的全方位布局，雙方在客戶資源、IP和技術組合上具有高度互補性，有利于AMD在5G、數據中心和汽車市場上進一步邁進。

公司是AMD最大的封裝測試供應商，占其訂單總數的80%以上，未來隨著大客戶資源整合漸入佳境，產生的協同效應將帶動整個產業鏈持續受益。

順便看看新工藝。

在3nm工藝上，雖然三星在去年6月份搶先宣布量產，晚了半年的臺積電卻后發先至，因為他們拿到了最重要的客戶——蘋果訂單，而且首批的3nm產能是蘋果包圓的，其他廠商都要靠后，甚至2023年都有可能是蘋果獨占。

目前蘋果用的是第一代3nm，也就是N3工藝，相比于5nm工藝，3nm工藝的邏輯密度將增加60%，相同速度下功耗降低30-35%，這是世界上最先進的技術。

其他廠商要等第二代3nm，也就是N3E工藝，對比N5同等性能和密度下功耗降低34％、同等功耗和密度下性能提升18％，或者可以將晶體管密度提升60％，密度比N3還縮水一些，但是成本也低。

那蘋果包圓的3nm工藝現在進展到底如何？消息人士透露，位于南科18B的3nm晶圓廠現在已經可以做到日投片量1000片，超過1000片的產量很重要，通常意味著芯片真正進入了量產階段。

有關臺積電及三星的3nm良率一直都是個謎，此前的傳聞說是三星的3nm良率僅有10-20%，臺積電的3nm良率可達70-80%，然而后者的良率也太高了，又被戳穿實際上只有不到50%良率。

不過隨著投片量超過1000片晶圓，臺積電3nm良率爭議應該可以告一段落了，至少用于生產已經沒什么大問題了。

審核編輯：劉清