雖然積分和微分非線性可能不是高速、高動(dòng)態(tài)性能數(shù)據(jù)轉(zhuǎn)換器最重要的參數(shù)，但在高分辨率成像應(yīng)用中，它們變得越來越重要。以下應(yīng)用筆記可作為其定義的復(fù)習(xí)課程，詳細(xì)介紹了高速模數(shù)轉(zhuǎn)換器（ADC）中測量INL和DNL的兩種不同但常用的技術(shù)。

制造商推出的高性能模數(shù)轉(zhuǎn)換器（ADC），具有出色的靜態(tài)和動(dòng)態(tài)性能。您可能會(huì)問，“他們?nèi)绾魏饬窟@種性能，使用什么設(shè)備？以下討論應(yīng)闡明測試對ADC重要的兩個(gè)精度參數(shù)的技術(shù)：積分非線性（INL）和微分非線性（DNL）。

雖然INL和DNL不是指定通信和快速數(shù)據(jù)采集應(yīng)用中使用的高性能數(shù)據(jù)轉(zhuǎn)換器的最重要電氣特性之一，但它們在更高分辨率的成像應(yīng)用中具有重要意義。但是，除非您經(jīng)常使用ADC，否則很容易忘記這些參數(shù)的確切定義和重要性。因此，下一節(jié)將作為簡短的進(jìn)修課程。

INL 和 DNL 定義

DNL誤差定義為實(shí)際步寬與1LSB理想值之間的差值（見圖1a）。對于差分非線性度與DNL = 0LSB一致的理想ADC，每個(gè)模擬步進(jìn)等于1LSB （1LSB = VFSR/2N，其中 VFSR是滿量程范圍，N是ADC的分辨率），轉(zhuǎn)換值相距正好1LSB。小于或等于 1LSB 的 DNL 誤差規(guī)范保證了沒有失碼的單調(diào)傳遞函數(shù)。當(dāng)ADC的數(shù)字輸出隨著輸入信號(hào)的增加而增加（或保持不變）時(shí)，ADC的單調(diào)性得到保證，從而避免了傳輸曲線斜率的符號(hào)變化。DNL 在消除靜態(tài)增益誤差后指定。它的定義如下：

DNL = |[(VD+1- VD)/VLSB-IDEAL - 1] | , where 0 < D < 2N - 2.

VD是數(shù)字輸出代碼D對應(yīng)的物理值，N是ADC分辨率，V是LSB-理想是兩個(gè)相鄰數(shù)字代碼的理想間距。通過添加超出量化影響的噪聲和雜散分量，較高的DNL值通常會(huì)限制ADC在信噪比（SNR）和無雜散動(dòng)態(tài)范圍（SFDR）方面的性能。

圖 1a.為了保證無失碼和單調(diào)傳遞函數(shù)，ADC的DNL必須小于1LSB。

INL誤差被描述為實(shí)際傳遞函數(shù)與直線的偏差，以LSB或滿量程范圍（FSR）的百分比為單位。然后，INL誤差幅度直接取決于為這條直線選擇的位置。至少有兩個(gè)定義是通用的：“最佳直線INL”和“終點(diǎn)INL”（見圖1b）：

最佳直線INL提供有關(guān)偏移（截距）和增益（斜率）誤差的信息，以及傳遞函數(shù)的位置（如下所述）。它以直線的形式確定最接近ADC實(shí)際傳遞函數(shù)的近似值。線的確切位置沒有明確定義，但這種方法產(chǎn)生了最佳的可重復(fù)性，并且可以作為線性度的真實(shí)表示。

端點(diǎn)INL將直線穿過轉(zhuǎn)換器傳遞函數(shù)的端點(diǎn)，從而定義線路的精確位置。因此，N位ADC的直線由其零（全零）和滿量程（全1）輸出定義。

通常首選最佳直線方法，因?yàn)樗鼤?huì)產(chǎn)生更好的結(jié)果。INL規(guī)范是在靜態(tài)失調(diào)和增益誤差均無效后測量的，可以描述如下：

INL = | [(VD - VZERO)/VLSB-IDEAL] - D | , where 0 < D < 2N-1.

VD是數(shù)字輸出代碼D表示的模擬值，N是ADC的分辨率，V零是對應(yīng)于全零輸出代碼的最小模擬輸入，并且 VLSB-理想是兩個(gè)相鄰輸出代碼的理想間距。

圖 1b.最佳直線和端點(diǎn)擬合是定義ADC線性度特性的兩種可能方法。

傳遞函數(shù)

理想ADC的傳遞函數(shù)是一個(gè)階梯，其中每個(gè)胎面代表一個(gè)特定的數(shù)字輸出代碼，每個(gè)立管代表相鄰代碼之間的轉(zhuǎn)換。必須定位與這些轉(zhuǎn)換相對應(yīng)的輸入電壓，以指定ADC的許多性能參數(shù)。這項(xiàng)工作可能很復(fù)雜，特別是對于高速轉(zhuǎn)換器中的噪聲轉(zhuǎn)換以及接近最終結(jié)果且變化緩慢的數(shù)字代碼。

如圖1b所示，轉(zhuǎn)換沒有明確定義，但更現(xiàn)實(shí)地表示為概率函數(shù)。隨著緩慢增加的輸入電壓通過轉(zhuǎn)換，ADC越來越頻繁地轉(zhuǎn)換為下一個(gè)相鄰代碼。根據(jù)定義，轉(zhuǎn)換對應(yīng)于ADC以相等概率轉(zhuǎn)換為每個(gè)側(cè)翼代碼的輸入電壓。

正確的過渡

轉(zhuǎn)換電壓定義為產(chǎn)生兩個(gè)相鄰代碼之一的概率相等的輸入電壓。標(biāo)稱模擬值對應(yīng)于模擬輸入在一對相鄰轉(zhuǎn)換之間的范圍內(nèi)生成的數(shù)字輸出代碼，定義為該范圍的中點(diǎn)（50%點(diǎn)）。如果轉(zhuǎn)換間隔的極限已知，則可以輕松計(jì)算出這 50% 的點(diǎn)。在測試中，可以通過測量轉(zhuǎn)移間隔的限制來確定轉(zhuǎn)換點(diǎn)，然后將間隔除以每個(gè)相鄰代碼在其中出現(xiàn)的次數(shù)。

用于測試靜態(tài) INL 和 DNL 的通用設(shè)置

INL和DNL可以使用準(zhǔn)直流電壓斜坡或低頻正弦波作為輸入進(jìn)行測量。簡單的直流（斜坡）測試可以包含邏輯分析儀、高精度DAC（可選）、用于掃描被測器件（DUT）輸入范圍的高精度直流電源，以及附近PC或X-Y繪圖儀的控制接口。

如果設(shè)置包括高精度DAC（遠(yuǎn)高于DUT的DAC），則邏輯分析儀可以通過直接處理ADC的輸出數(shù)據(jù)來監(jiān)控失調(diào)和增益誤差。精密信號(hào)源通過從零電平到滿量程緩慢掃描ADC的輸入范圍，為DUT產(chǎn)生測試電壓。一旦由DAC重建，ADC輸入端的每個(gè)測試電壓將從DAC輸出端的相應(yīng)直流電平中減去，從而產(chǎn)生很小的電壓差（V差異），可以用 X-Y 繪圖儀顯示并鏈接到 INL 和 DNL 錯(cuò)誤。量化水平的變化表明微分非線性，V的偏差差異從零開始表示存在積分非線性。

模擬積分伺服回路

確定ADC靜態(tài)線性度參數(shù)的另一種方法（與前面類似，但更為復(fù)雜）是使用模擬積分伺服環(huán)路。此方法通常用于專注于高精度測量而不是速度的測試設(shè)置。

典型的模擬伺服環(huán)路（見圖2）由一個(gè)積分器和兩個(gè)連接到ADC輸入的電流源組成。一個(gè)電源強(qiáng)制電流進(jìn)入積分器，另一個(gè)電源用作吸電流。連接到ADC輸出的數(shù)字幅度比較器控制兩個(gè)電流源。幅度比較器的另一個(gè)輸入由PC控制，PC將其掃描通過2N- 1 N位轉(zhuǎn)換器的測試代碼。

圖2.該電路配置為模擬積分伺服回路。

如果環(huán)路周圍反饋的極性正確，幅度比較器會(huì)使電流源在給定代碼轉(zhuǎn)換周圍伺服模擬輸入。理想情況下，此操作會(huì)在模擬輸入端產(chǎn)生一個(gè)小的三角波。幅度比較器控制這些斜坡的速率和方向。積分器的斜坡速率在接近過渡時(shí)必須很快，但在使用精密數(shù)字電壓表（DVM）測量時(shí)，積分器的斜坡速率必須足夠慢，以最大限度地減少疊加三角波的峰值偏移。

對于MAX108上的INL/DNL測試，伺服環(huán)板通過兩個(gè)接頭連接到評估板（見圖3）。一個(gè)接頭在MAX108的主（或輔助）輸出端口和幅度比較器的可鎖存輸入端口（P）之間建立連接。第二個(gè)接頭確保伺服回路（幅度比較器的Q端口）與計(jì)算機(jī)生成的數(shù)字參考代碼之間的連接。

圖3.借助MAX108評估板和模擬積分伺服環(huán)路，該測試設(shè)置確定MAX108的INL和DNL特性。

通過這種比較得出的完全解碼決策可在比較器輸出P>QOUT上獲得，然后傳遞給積分器配置。每個(gè)比較器結(jié)果獨(dú)立控制開關(guān)的邏輯輸入，并根據(jù)需要生成電壓斜坡，以驅(qū)動(dòng)DUT兩個(gè)輸入的后續(xù)積分器電路。這種方法有其優(yōu)點(diǎn)，但也有幾個(gè)缺點(diǎn)：

三角斜坡應(yīng)具有低dV/dt，以最大限度地降低噪聲。這種情況會(huì)產(chǎn)生可重復(fù)的數(shù)字，但它會(huì)導(dǎo)致精密儀表的積分時(shí)間較長。

正負(fù)斜坡速率必須匹配以達(dá)到50%點(diǎn)，并且必須平均低電平三角波以達(dá)到所需的直流電平。

積分器設(shè)計(jì)通常需要仔細(xì)選擇電荷電容器。例如，為了盡量減少由于電容器的“記憶效應(yīng)”而導(dǎo)致的潛在誤差，請選擇具有低介電吸收的積分器電容器。

精度與積分周期成正比，與建立時(shí)間成反比。

連接到模擬集成伺服回路測量的DVM INL/DNL 錯(cuò)誤與輸出代碼的關(guān)系（圖 4a 和 4b）。請注意，“INL 與輸出代碼”圖中的拋物線或弓形表示 偶次諧波占主導(dǎo)地位，“S 形”表示 奇次諧波占主導(dǎo)地位。

圖 4a.該圖顯示了MAX108 ADC的典型積分非線性度，通過模擬積分伺服環(huán)路捕獲。

圖 4b.該圖顯示了MAX108的典型差分非線性，通過模擬積分伺服環(huán)路捕獲。

為了消除先前方法中的負(fù)面影響，您可以將伺服環(huán)路的積分器部分替換為捕獲DUT輸出代碼的L位逐次逼近寄存器（SAR）、L位DAC和簡單的平均電路。該電路與幅度比較器一起構(gòu)成SAR型轉(zhuǎn)換器配置（參見圖5和下文“SAR轉(zhuǎn)換器”討論），其中幅度比較器對DAC進(jìn)行編程，讀取其輸出，并執(zhí)行逐次逼近。同時(shí)，DAC為被測N位ADC的輸入提供高分辨率直流電平。在這種情況下，選擇16位DAC將ADC調(diào)整至1/8LSB精度，并獲得最佳傳輸曲線。

圖5.逐次逼近和DAC配置取代了模擬伺服環(huán)路的積分器部分。

當(dāng)噪聲導(dǎo)致幅度比較器切換并變得不穩(wěn)定時(shí)，平均電路的優(yōu)勢是顯而易見的，就像它在接近最終結(jié)果時(shí)一樣。平均電路中包括兩個(gè)分頻計(jì)數(shù)器?！皡⒖肌庇?jì)數(shù)器的周期為 2M時(shí)鐘周期，其中M是控制周期（以及測試時(shí)間）的可編程整數(shù)。“數(shù)據(jù)”計(jì)數(shù)器僅在幅度比較器輸出較高時(shí)遞增，其周期等于前2M-1周期。

參考和數(shù)據(jù)計(jì)數(shù)器一起平均高點(diǎn)和低點(diǎn)的數(shù)量，將結(jié)果存儲(chǔ)在觸發(fā)器中，然后將其傳遞到SAR寄存器。此過程重復(fù) 16 次（在本例中）以生成完整的輸出代碼字。與以前的方法一樣，這種方法也有優(yōu)點(diǎn)和缺點(diǎn)：

測試設(shè)置的輸入電壓以數(shù)字方式定義，允許輕松修改要平均結(jié)果的樣本數(shù)量。

SAR 方法在 DUT 的模擬輸入端提供直流電平，而不是斜坡。

缺點(diǎn)是反饋環(huán)路中的DAC對輸入電壓的分辨率設(shè)置了有限的限制。

SAR 轉(zhuǎn)換器

SAR轉(zhuǎn)換器的工作方式類似于老式化學(xué)家的天平。一邊是未知輸入樣本，另一邊是SAR/DAC配置產(chǎn)生的第一個(gè)權(quán)重（最高有效位，等于滿量程輸出的一半）。如果未知重量大于 1/2FSR，則第一個(gè)重量仍保留在天平上，并增加 1/4FSR。如果未知重量較小，則刪除權(quán)重并替換為 1/4FSR 的權(quán)重。

然后，SAR轉(zhuǎn)換器通過重復(fù)此過程N(yùn)次來確定所需的輸出代碼，從MSB進(jìn)展到LSB。N 是 SAR 配置中 DAC 的分辨率，每個(gè)權(quán)重代表 1 個(gè)二進(jìn)制位。

INL和DNL的動(dòng)態(tài)測試

為了評估ADC的動(dòng)態(tài)非線性度，可以應(yīng)用滿量程正弦輸入，并測量轉(zhuǎn)換器在整個(gè)全功率輸入帶寬內(nèi)的信噪比（SNR）。理想N位轉(zhuǎn)換器（僅受量化噪聲影響，無失真）的理論SNR如下：

信噪比（以分貝為單位）= N×6.02 +1.76。

此品質(zhì)因數(shù)中嵌入了毛刺、積分非線性和采樣時(shí)間不確定性的影響。您可以通過在恒定頻率下執(zhí)行 SNR 測量并作為信號(hào)幅度的函數(shù)來獲得額外的線性度信息。掃描整個(gè)幅度范圍，例如，從零到滿量程，反之亦然，當(dāng)源幅度接近轉(zhuǎn)換器的滿量程限值時(shí)，會(huì)產(chǎn)生與源信號(hào)的較大偏差。為了確定這些偏差的原因，同時(shí)排除失真和時(shí)鐘不穩(wěn)定的影響，請使用頻譜分析儀分析量化誤差信號(hào)作為頻率的函數(shù)。

還有無數(shù)其他方法可用于測試高速和低速數(shù)據(jù)轉(zhuǎn)換器的靜態(tài)和動(dòng)態(tài)INL和DNL。這里的目的是讓您更好地了解使用簡單但仍然智能和精確的工具和技術(shù)生成強(qiáng)大的 TOC（典型操作特性）。