封裝載板與ABF

Chiplet先進封裝需要高密度互連，封裝本身不再只是封裝單個芯片，必須綜合考慮布局、芯片和封裝的互聯等問題，其會采用2.5D封裝、3D封裝、SIP等多種形式對芯片進行先進封裝。如英特爾推出的EMIB嵌入式多芯片互連橋和Foveros有源板載技術。

圖4：Intel的EMIB橋接和

Foveros技術的2.5D和3D技術

在EMIB中，針對芯片密度比較大、連接比較密集的地方，嵌一塊硅片，嵌到基板里（像橋連接一樣），然后在硅上進行互連，由此來提高互連密度；Foveros，又被稱為三維面對面異構集成芯片堆疊，屬于3D堆疊封裝技術，更適用于小尺寸產品或對內存帶寬要求更高的產品。在該技術中，底下是芯片，在芯片上打孔，芯片上面再堆積芯片，通過TSV實現芯片之間的互連以及芯片和基板之間的互連。

圖5：Foveros技術圖

（來源：網絡）

先進封裝的應用會增加封裝載板層數，具體層數與技術指標要求取決于芯片的設計方案，由此對載板的需求將日益升高，尤其是主要用于CPU、GPU和芯片組等高端產品的FC-BGA載板。

FC-BGA（flip chip ball grid array）載板具有層數多、面積大、線路密度高、線寬線距小以及通孔、盲孔孔徑小等特點，build-up（積層）基板技術是FC-BGA載板的核心技術。FC-BGA載板通常以日本味之素生產的味之素積層介質薄膜（Ajinomoto build-up film，ABF）作為積層絕緣介質材料，采用半加成法（利用圖形電鍍增加精細線路的厚度，而未電鍍加厚非線路區域在差分蝕刻過程中全部蝕刻，剩下的部分保留下來形成線路）制造。

在制造過程中，以玻纖布預浸BT樹酯做為核心層（又稱芯板，Core Substrate），然后在每層用build-up（積層）的方式增加上下層的層數。上下的增層結構舍去了原用的預浸玻纖布壓合銅箔的銅箔基板，進而通過在ABF上電鍍銅來取代。此方法可以減少載板總體的厚度、避免以往BT樹酯載板雷射鉆孔所遇到問題，同時也能增加線路與介質層的結合力。此外，隨著一些薄型化、柔性產品的發展，在業界也出現了無芯載板，即除去了芯板，僅由積層板構成。

圖6：京瓷FC-BGA載板截面示意圖

（來源：京瓷官網）

ABF是一種低熱膨脹系數、低介電損耗的熱固性薄膜，其易于加工精細線路、機械性能良好、耐用性好的特性，也叫積層絕緣電介質材料、積層絕緣膜。該款材料源自于日本一家味精廠：味之素。1970年，該公司工作人員在研究制作味精副產物時，發現一種樹脂，經過加工后可以得到擁有極高絕緣性的薄膜材料。1990年代，味之素正式推出“ABF薄膜”。而當時業界利用油墨當作絕緣增層材料，但油墨會產生氣泡、表面平整度差、環境等問題。

圖7：油墨用于增層材料

（來源：味之素官網）

到2000年左右，個人計算機爆發式增長，用于計算機上的CPU大規模集成電路隨著摩爾定律越來越復雜，對IC封裝載板的需求也迅速增長。復雜的芯片布線圖案對載板的絕緣材料提出更嚴格的要求。由英特爾主導，首次在其CPU載板上運用ABF絕緣膜，并在未來幾年內大規模使用，一直延續至今，成為標配，用于導入Flip Chip等載板的生產。目前幾乎所有的高性能CPU、GPU等高端芯片均使用ABF載板。而味之素也占據了全球積層絕緣電介質材料市場份額的90%以上。

圖8：ABF在載板中的應用

（來源：味之素官網）

ABF絕緣膜一般由支撐薄膜（PET）、ABF涂層以及保護膜組成。其中，ABF涂層的配方以及涂布工藝是該款材料的核心技術。從配方上看，需要對溶劑、樹脂、填料以及相關添加劑等組份進行調控，以滿足ABF絕緣膜熱膨脹系數、介電常數、介電損耗、玻璃轉化溫度、粘合力等性能參數；從涂布工藝上來看，形成厚度可控、無氣泡、光滑平整的薄膜是關鍵的技術。

圖9：ABF材料結構

（來源：味之素官網）

雖然ABF材料的關鍵核心技術依然被味之素掌握，但近年來國內廠商也開始積極布局相關技術的研發，例如，生益科技、華正新材等；我國臺灣地區的晶化科技也可以小規模出貨。

未來，隨著CPU、GPU、FPGA、ASIC 等高性能運算芯片需求增長，Chiplet技術（增大了單顆芯片的封裝面積與載板用量）成熟與廣泛應用，將進一步增加ABF絕緣膜需求。相信國內廠商能夠在此背景下，能夠抓住時間“窗口期”，加快核心技術研發，在ABF絕緣膜市場占據一席。

ABF載板交流紀要

IC 載板行業概況？

1）載板行業概述：

載板行業是半導體產業鏈的一個環節，二級供應的部分。上游是晶圓制作，覆銅箔，原材料（包括ABF 中的原材料），載板和 PCB 一樣，是產業鏈的第二個環節，下游是封測廠、組裝廠，進而是消費電子或 server。

2）載板分類（按原材料劃分）

第一類：BT 載板，對應消費電子中處理器、內存卡、藍牙耳機，小型的消費電子所用的原材料；

第二類：ABF 載板，用于高速通信領域，層數相對較高，利于制作細微線路的特性。封裝方式是FCBGA。

第三類：搭配晶圓級封裝,在晶圓背面將引線框架直接結合晶圓連接PCB 的方式。這種方式可以不用載板。

BT 載板和ABF 載板最常見，是主流的供應方式。

3）產業供應鏈：

IC 載板行業90%供應商都在海外，比如日韓地區，BT 載板45%在韓國，例如三星作為內存大頭，最主要用的是BT 載板。ABF 載板主要供應在臺灣，占比40%，韓國和日本共占50%左右，另有一些德系、歐洲的供應商。

國內目前已經在量產的如深南、興森、越亞，基本上是BT 載板。為了打破ABF 載板壟斷，國內做BT 載板的供應商陸續在2021、2022 年新增投資，新增 ABF 載板的產能。

ABF 載板的技術要求和BT 載板的差異？

技術方面：

1）匹配多層板。ABF 主要用在高速通訊領域對應的芯片，比如電腦 cpu、服務器中的計算模塊。需要承載的通訊速度更快，功耗、散熱能力更強。在有限芯片產品面積情況下，意味著載板層數要比BT 載板高很多，常見的 ABF 載板都在6-22 層板較常見，傳統的BT 載板在2-4 層，無法滿足層數需求。

2）匹配細線路。有限面積中需要更多更細的線承接信號的通訊，意味著線路寬度更低，常規PCB 線路在35 微米以上，BT 載板線路在12 微米以上，無法滿足更細線路。通常 12 微米以下都是搭配ABF 薄膜，結合SAP 的中層工藝，將線路通過化銅電鍍出來。目前最細的線路可做到6 微米。

3）尺寸大。相對于BT 展板尺寸較大。常規BT 載板尺寸基本是幾毫米，指甲蓋的大小。ABF 載板常見的有35mm*35mm，以及大尺寸的200*200 的整合性芯片。比如1 臺服務器有8 個CPU，16 個AI 芯片組合在一起。尺寸越大，良率越低，制作能力要求越高。

目前國內擴產ABF，需要解決的問題？

第一，設備方面。制作細線路的指定設備高解析的曝光機基本被日本壟斷，如日本的ORC、ADTEC 均為壟斷性企業。由于近期日韓、國內廠商都在擴產，這類設備的交期會延長到1-2 年。此外，像電鍍線、專用的 ABF 壓膜機均為海外進口，交期很長。阻礙了國內供應商向ABF 轉移的進程。

第二，制作環境。由于層數多、線路細，對整個車間的要求區別于PCB 和BT 載板，80%的區域都需在無塵室制作。所以現有工廠只能做樣品，但無法量產。因此國內廠商向 ABF 轉移通常都是新建工廠。在規劃時，由于整個車間環境要求高，工廠投資非常大。

第三，生產技術人才大部分集中在日韓臺地區，目前這些地區對 ABF 載板人才封鎖很強。像臺灣如欣興、南亞、本身 ABF 產能就在擴產，對人才限制上，包括競業協議、股權激勵以及其他的特殊限制，使得人才基本綁定。

ABF 主流的尺寸及大概的價格？

不同的產品類型定價差異非常大。

1）普通ABF 載板尺寸如最常見的電腦 CPU 有35*35、40*40、50*50。以40*40 為例，價格經過了較大波動。2017 年之前價格較平穩，每顆大概35-40 元。2019 年之后隨著電腦出貨量上升、疫情影響以及材料運輸的狀況，2020-2021 年價格大幅上升，最高上升到 90 元/顆。自2021 年4 季度開始有緩解，2022 年一二季度價格有所回落，從90 降到80，直到2022 年三四季度，消費電子需求回落，供給面出現緩和，價格回落到60 元/顆。目前從2022 年Q4 到2023 年 Q1，整體上從低端的電腦來看，還沒有明顯的好轉跡象。存在價格波動，目前價格在50 元/顆。

2）高端的產品。尺寸大、層數高的產品供應商少，資源有限且良率低，20 層的200*200的大尺寸基板一流梯隊良率只有 50%左右，同時對應商用服務器又結合了一些先進封裝，所以價格維持在高位，比較平穩，個別高端載板價格在20000 元/顆左右。

綜合上，普通低端產品價格相對于2021、2022 年有一些回落，但整體價格比17 年略高。高端產品一直維持在高位。供給端沒有特別快把高端產品拉起來，先進技術搭配的先進封裝以及尺寸、層數都有同步增加，因此高端產品價格相對穩定。

載板原材料以及占比？

1）BT 載板：制作簡單，主要原材料——基板本身指定如三菱瓦斯、國內如生益科技的基板，占成本的20%；銅箔，三井的銅箔目前是壟斷的地位，占成本 10%左右；Pt，占成本5%。表面處理，不同的表面處理價格不同，大部分使用貴金屬，如鍍金、鎳鈀金、沉金，成本占比15-20%；油墨，業內載板使用日本的太陽油墨，占 BT 載板的成本8-10%。其他過程中的耗材，例如干膜、鉆針、電鍍藥水以及其他輔材占成本35%左右。

2）ABF 成本占比差異比較大：以常見 8 層板來看，制作工藝中最內層是BT 載板， BT 覆銅箔的載板做內存材料，后續每一層用ABF 薄膜做增層，共6 層ABF 薄膜，ABF 薄膜成本占載板成本30%；BT 的耗材加銅箔大約占 10%；表面處理部分，對應 FCBGA，在基板背面做直錫球的加工工藝，正面做一些貴金屬的表面處理，成本占比10%；油墨，做高級芯片的油墨使用干膜類型，相對比BT 載板油墨更高階，成本占比大概5%。由于流程長，其他的工序（200 個工序）綜合成本加起來在40%左右。

針對銅箔應用工藝？

1） 傳統的工藝，PCB 或傳統的載板，如果線路等級在35 微米以上，基本上使用叫剪工發的工藝，即線路是蝕刻出來的，使用的是最常規的銅箔，TTHH12 微米或18 微米的銅箔就可以。制作工藝相對簡單，售價和良率也相對穩定。

2）低于35 的對應線路制作工藝為 mSAP，即半加成法，使用超薄銅箔，最主要的技術就是銅牙，在銅箔和PPER 結合的銅的粗糙度的狀況，相對比較均勻，深度比較小，利于做超細線路，業內常用的是3 微米、5 微米的超薄銅箔。因為本身制作難度大，所以價格相對高。目前國內工廠還不具備超薄銅箔的制作工藝，像江銅之類，在 PCB 有應用，但載板上還沒有實際案例，供應商也在搭配載板廠共同研發替代的產品。

3）銅箔在ABF 的應用相對較少，只有在 ABF 剛開始發量內層時，發的 BT 板上有對應的兩張銅箔，后續增層壓ABF 薄膜而不會再壓銅箔，直接在 ABF 銅箔上沉積一層化學銅，在化學銅上電鍍出線路。ABF 載板使用的是 SAP 工藝，不使用超薄銅箔，直接在化銅上把線路鍍出來，所以整個ABF 載板對銅箔的使用量相對較少。

原材料認證的認證周期？

原材料的認證會分不同材料。銅箔的認證決定權在載板廠，因為銅箔不影響芯片廠、封裝廠的特性，銅箔主要是對線路制作良率的影響。認證周期上，新供應商認證周期相對長，需要認證幾款不同型號，從開始發料制作到最終的線路，通常需要首批驗證、三批認證、十批認證三個階段來判定是否具有能力，周期最少要 3 個月以上；如果是三井的新銅箔認證，比如換產地的認證會相對較短，大概一到兩個月即可。

板材認證周期相對長，板材最大的決定權在設計公司。設計公司在設計芯片時會考量到對應晶圓的漲縮、特性、需求的組織、熱膨脹系數、體積。所以生產載板使用哪一款基材由設計公司決定。較低端的芯片決定權在封裝廠，比如用相對成本低的原材料。但認證周期相對較長，如終端客戶指定的新材料做認證，在載板廠制作后要搭配封裝廠完成整芯片的封裝及驗證，需要近一年的周期才能完成新材料認證。

線路制作工藝：

不同線路等級對制作工藝要求不同，通常35 微米以上是傳統剪頭法的制作工藝，12 微米到35 微米對應mSAP;12 微米以下，通常是SAP 工藝，即在 ABF 薄膜上沉積化學銅。

后續的發展狀況，晶圓的部分，結合整個市場的需求看，對通訊、功耗及散熱的要求越來越高。從晶圓制作角度看已經無法滿足摩爾定律的發展了。晶圓的制作從7nm 到 5、3 納米，目前制作成本和良率已達到物理極限，很難再突破。

第二種方式，加大晶圓面積，但隨著晶圓面積加大，消費電子整個尺寸面積會變大，不符合消費電子的需求。同時晶圓面積越大，良率越低。將晶圓尺寸加大雖然可以提高芯片性能，但制作良率以及產品外形的要求非常嚴格。

后續的發展是圍繞先進封裝做突破，涉及到幾個方向：第一種比較成熟的mcm 和 SIP， mcm 即多芯片組合，SIP 即system in package（系統級封裝），目前業內已經成熟應用了。第一種mcm，比如蘋果將M1 芯片加大到M1 Max，以及 M1 Ultra 將兩個M1 Max 芯片組合在一起，做整體封裝，這是一種快速提高整個芯片性能的趨勢。

第二種System in package ，比如藍牙耳機，將處理器、音源控制及電源管理芯片集中在一塊小芯片上做控制，包含一些元器件、電阻電容都整體封裝在一個芯片里，做到輕小化，線路的集成度越來越高，功耗、散熱都能得到改良，在市面上已經批量應用。

第三種SOC，系統級封裝，在前二者的基礎上，將不同的控制芯片直接刻畫在一個晶圓上，前面兩種是不同晶圓封裝在一塊載板上。SOC 是將不同控制單元和不同功能區域在一塊晶圓上刻畫并封裝在一起。目前在市面上處于研究、打樣的階段，

此外，目前在測試中的2.5D 封裝和先進封裝。2.5D 封裝應用較廣的是 Chiplet 觀念，目前在市面上已經大量應用。比如海思芯片，由于無法獲得高端晶圓，為了保持運算效能，特別是服務器，采用了這種概念。華為鯤鵬920 就是組合了 7nm 和16nm 芯片，一個服務器兩個架構，然后疊加AI 芯片，替代intel 的X86，多個芯片組合加上 AI 的邏輯運算，就可以將性能大幅提升。普通的服務器和通過2.5D 封裝的服務器對應的載板，不論尺寸、乘數、線路等級都有一定差距，整個售價就相差很多。普通芯片載板大概20 美元，但異質整合搭配先進封裝的載板，有些超過了100 美元。

異質整合搭配先進封裝的載板價格高的原因？

第一，整個尺寸，根據搭配不同芯片的封裝類型，差異很多。以英特爾為例，采用 Chiplet芯片，平均面積大出16-25%之間，華為甚至更多，一些產品已經超出了兩倍的面積，原先普通的是45*45，多芯片組合封裝就會達到200*200。

第二，層數，先進封裝搭配的通訊速度越來越高，對載板線路制作的程度也越來越高，線路等級也會越來越高，原先普通 CPU 封裝6、8 層可以匹配。先進封裝的領域對應的層數有些達到了12 到16 層以上。線路等級由 15 到目前 8 微米的線路等級。先進封裝是未來比較可行的提升芯片性能的可行方式。先進封裝對載板的層數、面積、線路等級的要求越來越高，也會拉動載板的需求。同時等級越高，制作良率也會越低，對供應是一個正向影響。

第三，3D 封裝，在2.5D 基礎上，在垂直結構上將晶圓和晶圓中間的通道用硅通孔技術打通，在晶圓和晶圓之間打一些硅的通孔，再做電鍍、電性的材料導通，從而在平面的基礎上又在垂直的方向做了芯片的結合。所以運算性能和功耗會進一步得到改善，但目前仍處于研發階段。傳統產品封裝,在市面上大量應用，就用疊die 的方式。比如晶圓上疊晶圓，像存儲產品，原先單層 die，最多疊到了100 多層die。不同晶圓一直疊，再通過打印的方式搞到載板上去。這對載板的要求也會越來越高，對載板的平坦度、以及層數有更高要求，這是未來發展的方向。

對國產替代、對整個行業發展的中長期看法？

（1）從短期看，目前沒有看到明朗的需求。

BT 載板的需求回落很明顯，臺資及韓系工廠的稼動率都相對較低，只有50-60%的稼動

率。越低端產品稼動率越低，供給較為充裕。欣興2020 年開始轉型，將大部分產能擴充到高階產品。ABF 工廠，分不同產品類型，普通電腦CPU 目前是需要去庫存的階段，稼動率相對不高，只有70%左右。一些高階產品處在供不應求狀況，因為只有頭部幾家能做。隨著AI、智能化、物聯網的需求，對通信的要求越來越高，高端載板需求比較穩定，甚至有進一步增長。包含車載芯片在內，還會有進一步的增長。業內調查在2023 年的 Q1、Q2是維持2022 年Q4 的狀況，稼動率不高。隨著經濟的復蘇，消費電子端，今年年中會有手機、電腦、服務器新的處理器發布，包含去年生產的庫存，2023 年Q1 就可消除掉。消費端的復蘇和整個行業景氣度的提升，有機會在Q3 有所回升。

（2）從中長期看，受地緣政治、國內自主推進的影響，在國產替代部分中長期看好。

第一個明顯指標——晶圓制作國內的工廠都在低調購買設備，擴大晶圓制作產能，目前封測廠大幅產能向中國內陸轉移，比如長電、華天近幾年大幅擴產。國內大基金重點扶持。目前先進封裝發展的并不慢。國內對內存的需求受政策影響，比如國內推進的東數西算，包括內存，比如長江存儲，在國內實現了從0 到1 的突破，大部分內存從設計生產走向國內的自主化生產。

第二，從政治角度看，國家從政治上重點扶持國內產業鏈各個環節都能自主生產。從原材料看，像BT 板材，生益科技、華正新材、南亞新材都開始逐步研發替代性BT 板材，如海思推動生益科技認證自己的板材。目前國內有一些供應商，像生益、華正都在研發自己的堆積薄膜，搭配國內設計公司共同研發。從設備看，制作板廠的設備，大部分高端設備都是日本、德國、歐洲的設備，目前對應的設備在國內也開始轉移。

高端的曝光機，國內比較好的，像芯碁微裝、源卓，已經在 PCB 領域大幅應用，載板方面，先進的工廠也已經在評估。所以中長期看，從國產替代角度看，這是發展的必然趨勢。國內的公司開始投資擴產自己的產能，是符合發展趨勢的。

國內想要進入該領域，開始只能拼成本價格，但相對 PCB 來說凈利潤比較好，普通、傳統的載板利潤在30%左右，高級的產品可以做到 80%左右，比 PCB 的利潤率高很多，國內工廠擴建的產能，即使比傳統工廠售價低 10-20%進入市場，在良率穩定的基礎上，仍會有一定利率去爭取，綜合利潤率好于 PC。所以目前國內的發展狀況比較正向。

國內做BT/ABF 覆銅板的廠商有嗎？那些廠商做的更好更成熟？

國內只能做BT 板材，生益科技的 BT 板材和華為海思共同研發的，做的比較好。在臺灣的欣興電子已經在應用。南亞新材、臺光的材料，目前都是在實驗階段，沒有批量生產。生益科技已經有小批量的生產在認證。

ABF，97%都是Ajinomoto 的，剩下的在業內基本都沒有批量生產。唯一比較好的是日本太陽的tbf，國內華正新材的cbf，實際上都是在搭配研發，還沒有真正的產品型號面世。

現在新增的ABF 載板的覆銅板也是從海外采購的？

覆銅板中間的BT，50%以上都是三菱瓦斯， BT 載板是三菱瓦斯的專利，應用最成熟，因為興森在做BT 出給三星，大部分是從韓國的斗山、LG 采購，只有不到10%是國內生益代工的。

很多ABF 廠商和英特爾、英偉達簽訂包產線的條約，其訂單情況？

這些工廠的部分廠區是和英偉達、英特爾簽訂的，如欣興的桃園廠區。但英特爾雖然是中長期協議，但目前處于最低稼動率。此外欣興在大陸擴展的新廠大部分是為了非英特爾客戶，這部分客戶存在砍單現象。

目前的狀況看，覆銅板或PCB 價格還有下降空間嗎？

取決于不同產品。低端的產品毛利不到10%，很難有下降空間，部分廠商為了開工資可能下降2 個點。部分載板產品毛利率高，在35%以上，隨著進一步釋放產能，新玩家想要進入，產品報價存在一定降價的空間，因此仍會有價格波動。覆銅板近期價格沒有上升。

Chiplet技術

Chiplet，又稱芯粒或小芯片，它是將一類滿足特定功能的die（裸片），通過die-to-die內部互聯技術實現多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統芯片，以實現一種新形式的IP復用。

SOC與Chiplet

在傳統大規模集成電路設計中，異構多核的SoC成為主流趨勢，設計者把整個電子系統集成在一個芯片中，微處理器、模擬IP核、數字IP核，存儲器或片外存儲控制接口，都被集成在單一芯片上，形成一顆SoC，并使用同一種工藝制造。以此來縮小芯片體積，增加功能，提高性能和可靠性。

SoC 設計的關鍵技術主要包括IP可復用技術、總線架構技術、軟硬件協同設計、SoC驗證、可靠性可測性設計、低功耗設計、超深亞微米電路實現技術等。隨著工藝節點的不斷向前推進，除了芯片設計技術上的難度、復雜度進一步增加，其成本也在不斷升高，據了解，28nm 節點上開發芯片需要5130萬美元投入；16nm 節點需要1億美元；在7nm 工藝節點上的成本超過2.5億美元。此外，隨著芯片面積增大，芯片的良率會下降，將進一步提高芯片制造的成本。

而基于裸芯片的Chiplet模式或許是解決以上問題的一種方法。將傳統的系統級芯片劃分為多個單功能或多功能組合的“芯粒”，然后在一個封裝內通過基板互連成為一個完整的復雜功能芯片。有專家曾指出：可以將Chiplet看成是一種硬核形式的IP，其以芯片裸片的形式提供，而不是像SoC以軟件形式提供，如下圖所示。

圖1：Chiplet技術示意圖

（來源：SIP與先進封裝技術）

由于Chiplet 面積較小，其良率和成本相對于SOC有較大的改善，此外，Chiplet芯片可以使用不同的工藝節點制造，甚至可以由不同的供應商提供。將這些針對特定應用設計專用的高性能芯粒和其他通用芯粒（例如內存，高速串行接口等）通過先進封裝技術集成在一起，從而實現異構計算和集成以提升系統性能。

圖2：SOC、SiP與Chiplet的區別

（來源：網絡）

此外，Chiplet還有以下主要優勢：

（1）存儲器、數字邏輯、模擬、射頻、硅光等芯片的工藝不同，工藝尺寸縮小的速度也存在差異，Chiplet集成技術可以滿足這些器件在不同工藝下的異構集成（異構集成和異質集成）需求。以AMD為例，AMD第二代EPYC 服務器處理器Ryzen采用小芯片設計，將先進的臺積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O 模塊組合，7nm可滿足高算力的需求；

（2）Chiplet可以在不同產品中實現重用，降低產品的上市時間；

（3）通過測試，對不同Chiplet的性能進行分類和篩選，實現更優的Chiplet集成組合和產品性價比控制。以下是Chiplet與SoC比較。

華為CHIPLET專家會議紀要

專家信息：華為負責先進封測核心技術的某部門研發總監

Q：從中國半導體產業來看，Chiplet技術是否是短期內破局先進制程限制的唯一路線？還有沒有其他可能的突破點？

A:目前來看是最有機會的，但是唯一的說法有點太過絕對。Chiplet只是把SOC轉換過來，拆分成一個個功能單元再封裝起來，其實用package也可以做到，但是會損失尺寸和功率，總體來說Chiplet在PPA上面會更有優勢。

Q：中國企業Chiplet技術發展現狀，哪些方面領先或者夠用了，哪些方面還有不足，是否有部分環節還是有卡脖子問題？

A：要從Chiplet的全產業鏈來看，Chiplet雖然現在是屬于先進封裝這一塊，但是實際上要涉及到全產業鏈的聯動，包括芯片的設計，EDA，IP，Interposer，材料和設備等，相當于換了一個賽道有更多的機會，但是整體上也和先進制程維持著一樣的水平，在芯片制造的后道，設備環節機會好一點，封裝這一塊是最有機會的。

Q：封測廠方面，和哪家合作比較多？

A：和長電合作比較多，和通富停留在打樣試制的程度

Q:目前產品做到什么程度，涉及到的環節比如EDA，IP與制造有哪些是國產的？

A:國內也有一些EDA公司，國外的EDA軟件也能用。已經發布了14nm堆疊得到7nm的服務器的云計算的處理器。EDA部分還是用的原來的國外的EDA，還有部分的國內EDA，華大九天的EDA在試用，IP還是用的國外的，制造就是中芯國際。

Q：Die測試量的增加是否能明顯帶動測試設備商的業績提升？國內主要是和哪家測試機廠商在合作？

A:測試方面在國外的限制之前還是能測的，國內在扶植華峰和長川，兩家給的機會基本是均等的，兩家各有側重點，長川測試的分選會更好一點，測試機更國外差距還比較大。華峰測試機這一塊可能稍微更好。

Q：測試方面跟長川的綁定是不是更深一些？

A：長川跟華為的合作意愿更強，希望借助大公司平臺把經營方面做好，華峰出于自身考慮，不想綁定在某一家公司或者Chiplet身上，想多元化發展去更好適應市場。

Q：測試增量定量增量有多少？

A：比較難定量測算，舉例來說5個功能集成到同一個SOC上，測一次，但是測試比較復雜，耗時比較長，Chiplet需要測五次，但是時間不是簡單1:5，由于單個小芯片測試簡單了，時間可能變成1:4。另一方面，集成SOC有可能只測關鍵參數，測一個結果即可，但是Chiplet需要每個小芯片都測清楚，參數不同，需要的時間有可能又會更多，時間比又或許會成為1:6，因此要看具體的產品來定。

Q：Chiplet產品策略怎樣？面向鯤鵬的Chiplet，基站Chiplet，還是手機的Chiplet？

A：產品研發從簡單到復雜，一般先做大數據處理，云計算方面的需求，就是服務器芯片，成熟以后，再轉向消費電子，手機處理器上面去做，什么時候去做要根據具體情況。服務器對體積和散熱需求不如手機那么高，手機對尺寸和散熱容忍程度是需要解決的難點。

Q：通信基站是不是不需要用Chiplet技術做的14nm？

A：基站要求沒有那么高，不一定要用到5nm或者3nm，暫時不需要用到Chiplet，未來也不排除在基站方向用Chiplet，目前來看是沒有這方面的推進。

Q：Chiplet技術路線上還有哪些環節可以被美國卡脖子？

A：從產業鏈來看還是會有卡脖子的地方，單從Chiplet去看，可以自己組合各種功能，但是從芯片制造方向來看還是會有卡脖子的地方，比如14nm芯片制造，還有EDA軟件等。此外，雖然封裝差距比較小，但是也有關鍵部件也是能夠被卡的。最大的問題是材料這一塊，材料的國內外差距也很大，跟設備的差距差不多，現在都是日韓等國，如果美國提升限制，很多材料也沒法用，尤其是一些高端基板，低端基板滿足不了Chiplet需求，美國卡了基本的話就用不了。先進的基板材料都是被日本壟斷，線寬間距和掩膜（ABF膜）也是日本獨家壟斷，國內自己基板和國外差異還是很大。

Q：興森科技也在擴ABF的基板？興森和深南擴出來的ABF基板能達到要求嗎？

A：掩膜是覆蓋在ABF上面的材料，這塊也有比較大的受限的風險。興森和深南擴產做ABF基板，但是ABF材料一旦不供應，ABF基本就做不了，線寬線間距也就做不小了。

Q：Interposer的作用，市場空間，分類，單價，用量等？

A：基板占大頭30%，接下來就是Interrposer20%，合起來在50%以上，價值量有幾十到幾百塊錢，這是不算芯片的價錢，是除了芯片之外所有材料的價值量。轉接板大都是用的硅基的轉接板，就是只有晶圓廠能做。

Q：大港股份收購的蘇州科陽能做TSV，是不是也能做Chiplet？

A：大港目前不做Chiplet，做一些Bumping，但是要看尺寸的。要做到像Chiplet的需求的話應該還做不了，Bumping和rdl是有能力的，但是尺寸達不到chiplet要求，也沒有對應的晶圓的后處理的設備。總體來說是能做跟Chiplet相關的一些Bumping，TSV一定需要晶圓廠的設備。

Q：TSV每平米的單價？

A：屬于晶圓廠定價，單應該不是按尺寸大小，應該是按加工難度，深寬比來收費。

Q：海外的康寧、肖特，國內的沃格光電，發布的玻璃基TGV技術，也可以用于interposer，如何評價該技術路線？

A：TGV適用于特殊環境特殊需求，一種是基底做金屬化圖形，另外一種是做轉接板用但是比chiplet要求要簡單，間距等比較粗，用非批量性的產品，主要是對熱應力變形要求高的特殊領域。起源不是為了用于chiplet，現在要開始改進原有技術路線，適應chiplet的需求，多層、高密度等。

Q：TGV技術過去沒有發展起來的主要瓶頸是什么？未來是否有望放量？市場空間多大？

A：玻璃基有難點是通孔定向蝕刻，硅基很成熟，深寬比、保護側壁等。TSV先刻蝕一個深度，然后長鈍化層保護起來，然后底部打開保護繼續向下蝕刻，玻璃基還做不到。如果這個問題能解決，TGV是有優勢能替代TSV的，性能更好，電性能抗磁電感都要好于硅，硅的晶體結構決定了一些缺陷。玻璃更適合短距離快速傳遞。然后要看TGV和TSV的成本，如果成本一致的話TGV性能有優勢，可以替代TSV的市場。

Q：如何評價沃格光電在TGV、玻璃基封裝載板方面的技術實力？

A：沃格最初研發是為了解決光領域的光通信需求有合作，然后看到了chiplet的需求，就想來拓展這塊。目前還是光器件領域的TGV能力。另外他還有玻璃基封裝產品，目前還滿足不了chiplet的需求，和芯片接觸面還達不到10+nm級別水平。和華為有技術合作。

Q：Chiplet是否能帶動IP廠商（如芯原股份）的產品虛擬轉向實體，IP廠商在Chiplet方向上的彈性有多大？還是說純IP廠商會失去原有優勢？

A:通過IP去找市場，有明確的需求后才會去做，庫存不是很大的問題，產品由虛擬轉向實體也會帶來價值量的提升，此外未來Chiplet的硬IP的組合會更靈活有更多的選擇性，因此總體上來說IP廠商可以獲取更多的機會？

Q：傳統EDA在Chiplet項目設計上有諸多問題待解決，對多芯片堆疊的2.5D/3D異構封裝顯得很低效，芯片和封裝相互之間的影響變得更顯著，還有芯片可測性設計如何實現均要求DFT工具能夠用高度自動化流程實現，國產EDA在Chiplet領域能否追趕上國際龍頭的步伐？

A：在Chiplet設計上的EDA相當于換了賽道，的確是對國內EDA廠商追趕國外龍頭企業有些幫助，但是海外的龍頭發展這么多年還是在細節上優勢明顯。國內的華大九天有整體架構能力，但是細節還是要解決問題。

Q、Chiplet相關的很多先進技術依然由臺積電等把持，因為Chiplet涉及的很多先進封裝技術和晶圓級的處理緊密相關，TSV會不會被卡脖子？

A:雖然TSV也是涉及到納米級別的工藝，但是和SOC芯片制造工藝也不完全一樣，要求要等很多，因此可以繞過，不太容易在這個環節被卡脖子。

Q：Chiplet從產業上來講未來的發展趨勢是否真正是高端芯片產品繞不過的技術路線？

A：是目前來說最有優勢的一種技術路徑，不能說是完全繞不過，未來也許會有更新的顛覆性的技術出現，但是當下來說Chiplet確實具有很多價值。

Q：國內《小芯片接口總線技術要求》標準和國際UCIe聯盟的協議標準在技術層面有什么本質區別，如果未來UCIe聯盟最中國企業進行制裁，是否會造成國內Chiplet技術與國際脫節。

A:國際標準即使封鎖了也可以拿過來用，這是不影響的。最差情況只是不帶中國廠商制定標準。目前兩套標準不會脫節，國內的Chiplet標準發布更多出于是一種制衡的策略。

審核編輯 ：李倩