輸入共模電壓范圍（VCM）在包括基帶采樣高速ADC的通信接收器設計中非常重要。VCM對于具有直流耦合輸入的單電源低壓電路尤為重要。對于單電源電路，饋送驅(qū)動放大器和ADC的輸入信號應在VCM范圍內(nèi)的直流電平偏置。這種布置消除了放大器和ADC的性能障礙，因為它們不需要在0V時保持低失真和線性度。應用筆記給出了一個電路，該電路通過RF正交解調(diào)器前端電路為MAX1196提供直流耦合輸入配置。

輸入共模電壓范圍（VCM）在包括基帶采樣高速ADC的通信接收器設計中非常重要。這對于具有直流耦合輸入的單電源、低壓電路尤其重要。

對于單電源電路，饋送驅(qū)動放大器和ADC的輸入信號應偏置在VCM范圍內(nèi)的直流電平。這種布置消除了放大器和ADC的性能障礙，因為它們不必在0V時保持低失真和線性度。

與高速ADC的差分直流耦合連接通常存在于具有直接下變頻的無線電接收器中。此類電路采用零中頻（ZIF）架構，具有RF正交解調(diào)器和雙基帶ADC。ZIF電路很受歡迎，因為它們消除了多個IF下變頻和SAW濾波器。出于以下幾個原因，在ZIF架構中需要直流耦合連接：它們接受同相（I）和正交（Q）基帶數(shù)據(jù)，信息帶寬接近直流，它們消除了RF下變頻器和高速ADC之間的笨重耦合電容，并消除了耦合電容放電時間引起的電源排序延遲。

當您考慮以下幾點時，VCM對ADC的重要性顯而易見：

隨著電源電壓（VDD）的變化，RF正交解調(diào)器發(fā)出的信號會向ADC提供寬范圍的共模電壓。

輸入共模電平超出ADC的V電壓厘米范圍會產(chǎn)生諧波失真，從而減小動態(tài)范圍。一個合適的V厘米因此，直流偏置優(yōu)化了放大器和ADC線性度，最大限度地減少失真并改善誤碼率（BER）。

在圖1

中，U1有助于簡化RF前端、驅(qū)動放大器和ADC之間的直流耦合差分模擬接口。該電路包括一個雙通道8位40Msps ADC （U1）和兩個四通道單電源寬帶放大器（U2–U3），可在RF正交解調(diào)器（差分直流耦合信號源）和高速ADC之間的模擬接口上適應寬輸入共模電壓。該ADC提供足夠的信噪比加失真（SINAD）和無雜散動態(tài)范圍（SFDR），以解調(diào)3.84MHz寬帶QPSK通信鏈路。您應該選擇 U2 和 U3 以獲得足夠的 SFDR 和輸入共模范圍。U1 采用單 90V 電源吸收 3mW 功率。

圖1.該高速ADC （U1）使用其COM輸出來設置精確的共模電平。

簡化VCM轉(zhuǎn)換的是U1的直流共模輸出（COM，引腳1），REFIN（引腳46）和REFOUT（引腳45）。COM 提供與 U1 的輸入共模范圍相匹配的直流輸出 （VDD/2），盡管 VDD 存在變化。REFIN 和 REFOUT 通過電阻分壓器 R23–R24 設置 ADC 滿量程范圍，從而優(yōu)化輸入放大器 SFDR 和 ADC 動態(tài)范圍。

U2 和 U3 配置為直流耦合差分輸入和輸出，增益為 15dB，為 ADC 提供 1Vp-p 滿量程 （FS） 輸入。為了保持接收器的動態(tài)范圍，請選擇 U2/U3 放大器，其 SFDR 的指定比 ADC 的 48.7dB SINAD 高 10dB。U1的FS電壓由R23和R24設置：

FS = R24/（R23+R24） x REFOUT。（參考輸出 = 2.048V）

COM 電壓（U1 的引腳 1）等于 VDD/2，當 VDD = 3V 時等于 1.5V。該電壓也等于U1的輸入VCM范圍。因此，當VDD隨溫度和電源電壓容差而變化時，COM和VCM相互跟蹤以確保直流電壓電平的正確匹配。COM引腳提供5mA電流，并可根據(jù)需要用于設置系統(tǒng)中其他電路元件的直流電平。由于COM內(nèi)部緩沖器在ADC關斷期間關斷，因此這種電平設置方法比連續(xù)導通的2電阻分壓器節(jié)省更多的功耗。

圖1電路的典型應用是WCDMA接收器，每個ADC通道的輸入信號是3.84Mcps芯片速率的一半。當U1以四倍的芯片速率（Fclk = 15.36MHz）對信號進行過采樣時，有兩個好處。首先，過采樣通過將鏡像推到兩個倍頻程以上，達到13.44MHz和17.28MHz（FI = Fs ± Fa），簡化了抗混疊濾波器的設計。其次，過采樣產(chǎn)生6dB的處理增益：SNR = 10log（Fs/2BW）。

U1 的數(shù)字輸出由 OVDD = +1.8V 提供，有助于最大限度地降低功耗。+1.8V總線降低數(shù)字信號擺幅，根據(jù)P=CV2F的關系降低功耗（8位總線每條線路一次）。U1 的數(shù)字輸出是多路復用的，允許雙路 8 位 ADC 通過一條 8 位總線接口。多路復用功能還有助于最大限度地減少數(shù)字I/O引腳數(shù)量，節(jié)省電路板空間，降低數(shù)字ASIC成本，并提高系統(tǒng)可靠性。

其它選項：MAX1185為雙路10位ADC，與MAX1196引腳兼容。兩款器件均采用 7mm x 7mm 48 引腳 TQFP 封裝，帶外露焊盤。MAX1192為超低功耗、微型雙通道8位ADC，3V時功耗小于25mW。它采用 5mm x 5mm、28 引腳薄型 QFN 封裝。

審核編輯：郭婷